decoders/can/pd.py

   1 ##
   2 ## This file is part of the libsigrokdecode project.
   3 ##
   4 ## Copyright (C) 2012-2013 Uwe Hermann <uwe@hermann-uwe.de>
   5 ## Copyright (C) 2019 Stephan Thiele <stephan.thiele@mailbox.org>
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, see <http://www.gnu.org/licenses/>.
  19 ##
  20
  21 import sigrokdecode as srd
  22
  23 class SamplerateError(Exception):
  24     pass
  25
  26 class Decoder(srd.Decoder):
  27     api_version = 3
  28     id = 'can'
  29     name = 'CAN'
  30     longname = 'Controller Area Network'
  31     desc = 'Field bus protocol for distributed realtime control.'
  32     license = 'gplv2+'
  33     inputs = ['logic']
  34     outputs = []
  35     tags = ['Automotive']
  36     channels = (
  37         {'id': 'can_rx', 'name': 'CAN RX', 'desc': 'CAN bus line'},
  38     )
  39     options = (
  40         {'id': 'bitrate', 'desc': 'Bitrate (bits/s)', 'default': 1000000},
  41         {'id': 'sample_point', 'desc': 'Sample point (%)', 'default': 70.0},
  42     )
  43     annotations = (
  44         ('data', 'CAN payload data'),
  45         ('sof', 'Start of frame'),
  46         ('eof', 'End of frame'),
  47         ('id', 'Identifier'),
  48         ('ext-id', 'Extended identifier'),
  49         ('full-id', 'Full identifier'),
  50         ('ide', 'Identifier extension bit'),
  51         ('reserved-bit', 'Reserved bit 0 and 1'),
  52         ('rtr', 'Remote transmission request'),
  53         ('srr', 'Substitute remote request'),
  54         ('dlc', 'Data length count'),
  55         ('crc-sequence', 'CRC sequence'),
  56         ('crc-delimiter', 'CRC delimiter'),
  57         ('ack-slot', 'ACK slot'),
  58         ('ack-delimiter', 'ACK delimiter'),
  59         ('stuff-bit', 'Stuff bit'),
  60         ('warnings', 'Human-readable warnings'),
  61         ('bit', 'Bit'),
  62     )
  63     annotation_rows = (
  64         ('bits', 'Bits', (15, 17)),
  65         ('fields', 'Fields', tuple(range(15))),
  66         ('warnings', 'Warnings', (16,)),
  67     )
  68
  69     def __init__(self):
  70         self.reset()
  71
  72     def reset(self):
  73         self.samplerate = None
  74         self.reset_variables()
  75
  76     def start(self):
  77         self.out_ann = self.register(srd.OUTPUT_ANN)
  78
  79     def metadata(self, key, value):
  80         if key == srd.SRD_CONF_SAMPLERATE:
  81             self.samplerate = value
  82             self.bit_width = float(self.samplerate) / float(self.options['bitrate'])
  83             self.sample_point = (self.bit_width / 100.0) * self.options['sample_point']
  84
  85     # Generic helper for CAN bit annotations.
  86     def putg(self, ss, es, data):
  87         left, right = int(self.sample_point), int(self.bit_width - self.sample_point)
  88         self.put(ss - left, es + right, self.out_ann, data)
  89
  90     # Single-CAN-bit annotation using the current samplenum.
  91     def putx(self, data):
  92         self.putg(self.samplenum, self.samplenum, data)
  93
  94     # Single-CAN-bit annotation using the samplenum of CAN bit 12.
  95     def put12(self, data):
  96         self.putg(self.ss_bit12, self.ss_bit12, data)
  97
  98     # Multi-CAN-bit annotation from self.ss_block to current samplenum.
  99     def putb(self, data):
 100         self.putg(self.ss_block, self.samplenum, data)
 101
 102     def reset_variables(self):
 103         self.state = 'IDLE'
 104         self.sof = self.frame_type = self.dlc = None
 105         self.rawbits = [] # All bits, including stuff bits
 106         self.bits = [] # Only actual CAN frame bits (no stuff bits)
 107         self.curbit = 0 # Current bit of CAN frame (bit 0 == SOF)
 108         self.last_databit = 999 # Positive value that bitnum+x will never match
 109         self.ss_block = None
 110         self.ss_bit12 = None
 111         self.ss_databytebits = []
 112
 113     # Poor man's clock synchronization. Use signal edges which change to
 114     # dominant state in rather simple ways. This naive approach is neither
 115     # aware of the SYNC phase's width nor the specific location of the edge,
 116     # but improves the decoder's reliability when the input signal's bitrate
 117     # does not exactly match the nominal rate.
 118     def dom_edge_seen(self, force = False):
 119         self.dom_edge_snum = self.samplenum
 120         self.dom_edge_bcount = self.curbit
 121
 122     def bit_sampled(self):
 123         # EMPTY
 124         pass
 125
 126     # Determine the position of the next desired bit's sample point.
 127     def get_sample_point(self, bitnum):
 128         samplenum = self.dom_edge_snum
 129         samplenum += int(self.bit_width * (bitnum - self.dom_edge_bcount))
 130         samplenum += int(self.sample_point)
 131         return samplenum
 132
 133     def is_stuff_bit(self):
 134         # CAN uses NRZ encoding and bit stuffing.
 135         # After 5 identical bits, a stuff bit of opposite value is added.
 136         # But not in the CRC delimiter, ACK, and end of frame fields.
 137         if len(self.bits) > self.last_databit + 17:
 138             return False
 139         last_6_bits = self.rawbits[-6:]
 140         if last_6_bits not in ([0, 0, 0, 0, 0, 1], [1, 1, 1, 1, 1, 0]):
 141             return False
 142
 143         # Stuff bit. Keep it in self.rawbits, but drop it from self.bits.
 144         self.bits.pop() # Drop last bit.
 145         return True
 146
 147     def is_valid_crc(self, crc_bits):
 148         return True # TODO
 149
 150     def decode_error_frame(self, bits):
 151         pass # TODO
 152
 153     def decode_overload_frame(self, bits):
 154         pass # TODO
 155
 156     # Both standard and extended frames end with CRC, CRC delimiter, ACK,
 157     # ACK delimiter, and EOF fields. Handle them in a common function.
 158     # Returns True if the frame ended (EOF), False otherwise.
 159     def decode_frame_end(self, can_rx, bitnum):
 160
 161         # Remember start of CRC sequence (see below).
 162         if bitnum == (self.last_databit + 1):
 163             self.ss_block = self.samplenum
 164
 165         # CRC sequence (15 bits)
 166         elif bitnum == (self.last_databit + 15):
 167             x = self.last_databit + 1
 168             crc_bits = self.bits[x:x + 15 + 1]
 169             self.crc = int(''.join(str(d) for d in crc_bits), 2)
 170             self.putb([11, ['CRC sequence: 0x%04x' % self.crc,
 171                             'CRC: 0x%04x' % self.crc, 'CRC']])
 172             if not self.is_valid_crc(crc_bits):
 173                 self.putb([16, ['CRC is invalid']])
 174
 175         # CRC delimiter bit (recessive)
 176         elif bitnum == (self.last_databit + 16):
 177             self.putx([12, ['CRC delimiter: %d' % can_rx,
 178                             'CRC d: %d' % can_rx, 'CRC d']])
 179             if can_rx != 1:
 180                 self.putx([16, ['CRC delimiter must be a recessive bit']])
 181
 182         # ACK slot bit (dominant: ACK, recessive: NACK)
 183         elif bitnum == (self.last_databit + 17):
 184             ack = 'ACK' if can_rx == 0 else 'NACK'
 185             self.putx([13, ['ACK slot: %s' % ack, 'ACK s: %s' % ack, 'ACK s']])
 186
 187         # ACK delimiter bit (recessive)
 188         elif bitnum == (self.last_databit + 18):
 189             self.putx([14, ['ACK delimiter: %d' % can_rx,
 190                             'ACK d: %d' % can_rx, 'ACK d']])
 191             if can_rx != 1:
 192                 self.putx([16, ['ACK delimiter must be a recessive bit']])
 193
 194         # Remember start of EOF (see below).
 195         elif bitnum == (self.last_databit + 19):
 196             self.ss_block = self.samplenum
 197
 198         # End of frame (EOF), 7 recessive bits
 199         elif bitnum == (self.last_databit + 25):
 200             self.putb([2, ['End of frame', 'EOF', 'E']])
 201             if self.rawbits[-7:] != [1, 1, 1, 1, 1, 1, 1]:
 202                 self.putb([16, ['End of frame (EOF) must be 7 recessive bits']])
 203             self.reset_variables()
 204             return True
 205
 206         return False
 207
 208     # Returns True if the frame ended (EOF), False otherwise.
 209     def decode_standard_frame(self, can_rx, bitnum):
 210
 211         # Bit 14: FDF (Flexible Data Format)
 212         # Has to be sent dominant when FD frame, has to be sent recessive when classic CAN frame.
 213         if bitnum == 14:
 214             self.fd = True if can_rx else False
 215
 216             self.putx([7, ['Flexible Data Format: %d' % can_rx,
 217                            'FDF: %d' % can_rx, 'FDF']])
 218
 219             # SRR Substitute Remote Request
 220             if self.fd:
 221                 self.put12([8, ['Substitute Remote Request', 'SRR']])
 222             else:
 223                 # Bit 12: Remote transmission request (RTR) bit
 224                 # Data frame: dominant, remote frame: recessive
 225                 # Remote frames do not contain a data field.
 226                 rtr = 'remote' if self.bits[12] == 1 else 'data'
 227                 self.put12([8, ['Remote transmission request: %s frame' % rtr,
 228                                 'RTR: %s frame' % rtr, 'RTR']])
 229
 230         # TODO: add Res, BRS and ESI bits when FD format:
 231
 232
 233         # Remember start of DLC (see below).
 234         elif bitnum == 15:
 235             self.ss_block = self.samplenum
 236
 237         # Bits 15-18: Data length code (DLC), in number of bytes (0-8).
 238         elif bitnum == 18:
 239             self.dlc = int(''.join(str(d) for d in self.bits[15:18 + 1]), 2)
 240             self.putb([10, ['Data length code: %d' % self.dlc,
 241                             'DLC: %d' % self.dlc, 'DLC']])
 242             self.last_databit = 18 + (self.dlc * 8)
 243             if self.dlc > 8:
 244                 self.putb([16, ['Data length code (DLC) > 8 is not allowed']])
 245
 246         # Remember all databyte bits, except the very last one.
 247         elif bitnum in range(19, self.last_databit):
 248             self.ss_databytebits.append(self.samplenum)
 249
 250         # Bits 19-X: Data field (0-8 bytes, depending on DLC)
 251         # The bits within a data byte are transferred MSB-first.
 252         elif bitnum == self.last_databit:
 253             self.ss_databytebits.append(self.samplenum) # Last databyte bit.
 254             for i in range(self.dlc):
 255                 x = 18 + (8 * i) + 1
 256                 b = int(''.join(str(d) for d in self.bits[x:x + 8]), 2)
 257                 ss = self.ss_databytebits[i * 8]
 258                 es = self.ss_databytebits[((i + 1) * 8) - 1]
 259                 self.putg(ss, es, [0, ['Data byte %d: 0x%02x' % (i, b),
 260                                        'DB %d: 0x%02x' % (i, b), 'DB']])
 261             self.ss_databytebits = []
 262
 263         elif bitnum > self.last_databit:
 264             return self.decode_frame_end(can_rx, bitnum)
 265
 266         return False
 267
 268     # Returns True if the frame ended (EOF), False otherwise.
 269     def decode_extended_frame(self, can_rx, bitnum):
 270
 271         # Remember start of EID (see below).
 272         if bitnum == 14:
 273             self.ss_block = self.samplenum
 274
 275         # Bits 14-31: Extended identifier (EID[17..0])
 276         elif bitnum == 31:
 277             self.eid = int(''.join(str(d) for d in self.bits[14:]), 2)
 278             s = '%d (0x%x)' % (self.eid, self.eid)
 279             self.putb([4, ['Extended Identifier: %s' % s,
 280                            'Extended ID: %s' % s, 'Extended ID', 'EID']])
 281
 282             self.fullid = self.id << 18 | self.eid
 283             s = '%d (0x%x)' % (self.fullid, self.fullid)
 284             self.putb([5, ['Full Identifier: %s' % s, 'Full ID: %s' % s,
 285                            'Full ID', 'FID']])
 286
 287             # Bit 12: Substitute remote request (SRR) bit
 288             self.put12([9, ['Substitute remote request: %d' % self.bits[12],
 289                             'SRR: %d' % self.bits[12], 'SRR']])
 290
 291         # Bit 32: Remote transmission request (RTR) bit
 292         # Data frame: dominant, remote frame: recessive
 293         # Remote frames do not contain a data field.
 294         if bitnum == 32:
 295             rtr = 'remote' if can_rx == 1 else 'data'
 296             self.putx([8, ['Remote transmission request: %s frame' % rtr,
 297                            'RTR: %s frame' % rtr, 'RTR']])
 298
 299         # Bit 33: RB1 (reserved bit)
 300         elif bitnum == 33:
 301             self.putx([7, ['Reserved bit 1: %d' % can_rx,
 302                            'RB1: %d' % can_rx, 'RB1']])
 303
 304         # Bit 34: RB0 (reserved bit)
 305         elif bitnum == 34:
 306             self.putx([7, ['Reserved bit 0: %d' % can_rx,
 307                            'RB0: %d' % can_rx, 'RB0']])
 308
 309         # Remember start of DLC (see below).
 310         elif bitnum == 35:
 311             self.ss_block = self.samplenum
 312
 313         # Bits 35-38: Data length code (DLC), in number of bytes (0-8).
 314         elif bitnum == 38:
 315             self.dlc = int(''.join(str(d) for d in self.bits[35:38 + 1]), 2)
 316             self.putb([10, ['Data length code: %d' % self.dlc,
 317                             'DLC: %d' % self.dlc, 'DLC']])
 318             self.last_databit = 38 + (self.dlc * 8)
 319
 320         # Remember all databyte bits, except the very last one.
 321         elif bitnum in range(39, self.last_databit):
 322             self.ss_databytebits.append(self.samplenum)
 323
 324         # Bits 39-X: Data field (0-8 bytes, depending on DLC)
 325         # The bits within a data byte are transferred MSB-first.
 326         elif bitnum == self.last_databit:
 327             self.ss_databytebits.append(self.samplenum) # Last databyte bit.
 328             for i in range(self.dlc):
 329                 x = 38 + (8 * i) + 1
 330                 b = int(''.join(str(d) for d in self.bits[x:x + 8]), 2)
 331                 ss = self.ss_databytebits[i * 8]
 332                 es = self.ss_databytebits[((i + 1) * 8) - 1]
 333                 self.putg(ss, es, [0, ['Data byte %d: 0x%02x' % (i, b),
 334                                        'DB %d: 0x%02x' % (i, b), 'DB']])
 335             self.ss_databytebits = []
 336
 337         elif bitnum > self.last_databit:
 338             return self.decode_frame_end(can_rx, bitnum)
 339
 340         return False
 341
 342     def handle_bit(self, can_rx):
 343         self.rawbits.append(can_rx)
 344         self.bits.append(can_rx)
 345
 346         # Get the index of the current CAN frame bit (without stuff bits).
 347         bitnum = len(self.bits) - 1
 348
 349         # If this is a stuff bit, remove it from self.bits and ignore it.
 350         if self.is_stuff_bit():
 351             self.putx([15, [str(can_rx)]])
 352             self.curbit += 1 # Increase self.curbit (bitnum is not affected).
 353             return
 354         else:
 355             self.putx([17, [str(can_rx)]])
 356
 357         # Bit 0: Start of frame (SOF) bit
 358         if bitnum == 0:
 359             self.putx([1, ['Start of frame', 'SOF', 'S']])
 360             if can_rx != 0:
 361                 self.putx([16, ['Start of frame (SOF) must be a dominant bit']])
 362
 363         # Remember start of ID (see below).
 364         elif bitnum == 1:
 365             self.ss_block = self.samplenum
 366
 367         # Bits 1-11: Identifier (ID[10..0])
 368         # The bits ID[10..4] must NOT be all recessive.
 369         elif bitnum == 11:
 370             self.id = int(''.join(str(d) for d in self.bits[1:]), 2)
 371             s = '%d (0x%x)' % (self.id, self.id),
 372             self.putb([3, ['Identifier: %s' % s, 'ID: %s' % s, 'ID']])
 373             if (self.id & 0x7f0) == 0x7f0:
 374                 self.putb([16, ['Identifier bits 10..4 must not be all recessive']])
 375
 376         # RTR or SRR bit, depending on frame type (gets handled later).
 377         elif bitnum == 12:
 378             # self.putx([0, ['RTR/SRR: %d' % can_rx]]) # Debug only.
 379             self.ss_bit12 = self.samplenum
 380
 381         # Bit 13: Identifier extension (IDE) bit
 382         # Standard frame: dominant, extended frame: recessive
 383         elif bitnum == 13:
 384             ide = self.frame_type = 'standard' if can_rx == 0 else 'extended'
 385             self.putx([6, ['Identifier extension bit: %s frame' % ide,
 386                            'IDE: %s frame' % ide, 'IDE']])
 387
 388         # Bits 14-X: Frame-type dependent, passed to the resp. handlers.
 389         elif bitnum >= 14:
 390             self.fd = True if can_rx else False
 391
 392             if self.frame_type == 'standard':
 393                 done = self.decode_standard_frame(can_rx, bitnum)
 394             else:
 395                 done = self.decode_extended_frame(can_rx, bitnum)
 396
 397             # The handlers return True if a frame ended (EOF).
 398             if done:
 399                 return
 400
 401         # After a frame there are 3 intermission bits (recessive).
 402         # After these bits, the bus is considered free.
 403
 404         self.curbit += 1
 405
 406     def decode(self):
 407         if not self.samplerate:
 408             raise SamplerateError('Cannot decode without samplerate.')
 409
 410         while True:
 411             # State machine.
 412             if self.state == 'IDLE':
 413                 # Wait for a dominant state (logic 0) on the bus.
 414                 (can_rx,) = self.wait({0: 'l'})
 415                 self.sof = self.samplenum
 416                 self.dom_edge_seen(force = True)
 417                 self.state = 'GET BITS'
 418             elif self.state == 'GET BITS':
 419                 # Wait until we're in the correct bit/sampling position.
 420                 pos = self.get_sample_point(self.curbit)
 421                 (can_rx,) = self.wait([{'skip': pos - self.samplenum}, {0: 'f'}])
 422                 if self.matched[1]:
 423                     self.dom_edge_seen()
 424                 if self.matched[0]:
 425                     self.handle_bit(can_rx)
 426                     self.bit_sampled()