decoders/can/pd.py

   1 ##
   2 ## This file is part of the libsigrokdecode project.
   3 ##
   4 ## Copyright (C) 2012-2013 Uwe Hermann <uwe@hermann-uwe.de>
   5 ## Copyright (C) 2019 Stephan Thiele <stephan.thiele@mailbox.org>
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, see <http://www.gnu.org/licenses/>.
  19 ##
  20
  21 import sigrokdecode as srd
  22
  23 class SamplerateError(Exception):
  24     pass
  25
  26 class Decoder(srd.Decoder):
  27     api_version = 3
  28     id = 'can'
  29     name = 'CAN'
  30     longname = 'Controller Area Network'
  31     desc = 'Field bus protocol for distributed realtime control.'
  32     license = 'gplv2+'
  33     inputs = ['logic']
  34     outputs = []
  35     tags = ['Automotive']
  36     channels = (
  37         {'id': 'can_rx', 'name': 'CAN RX', 'desc': 'CAN bus line'},
  38     )
  39     options = (
  40         {'id': 'bitrate', 'desc': 'Bitrate (bits/s)', 'default': 1000000},
  41         {'id': 'sample_point', 'desc': 'Sample point (%)', 'default': 70.0},
  42     )
  43     annotations = (
  44         ('data', 'CAN payload data'),
  45         ('sof', 'Start of frame'),
  46         ('eof', 'End of frame'),
  47         ('id', 'Identifier'),
  48         ('ext-id', 'Extended identifier'),
  49         ('full-id', 'Full identifier'),
  50         ('ide', 'Identifier extension bit'),
  51         ('reserved-bit', 'Reserved bit 0 and 1'),
  52         ('rtr', 'Remote transmission request'),
  53         ('srr', 'Substitute remote request'),
  54         ('dlc', 'Data length count'),
  55         ('crc-sequence', 'CRC sequence'),
  56         ('crc-delimiter', 'CRC delimiter'),
  57         ('ack-slot', 'ACK slot'),
  58         ('ack-delimiter', 'ACK delimiter'),
  59         ('stuff-bit', 'Stuff bit'),
  60         ('warnings', 'Human-readable warnings'),
  61         ('bit', 'Bit'),
  62     )
  63     annotation_rows = (
  64         ('bits', 'Bits', (15, 17)),
  65         ('fields', 'Fields', tuple(range(15))),
  66         ('warnings', 'Warnings', (16,)),
  67     )
  68
  69     def __init__(self):
  70         self.reset()
  71
  72     def dlc2len(self, dlc):
  73         return [0, 1, 2, 3, 4, 5, 6, 7, 8, 12, 16, 20, 24, 32, 48, 64][dlc]
  74
  75     def reset(self):
  76         self.samplerate = None
  77         self.reset_variables()
  78
  79     def start(self):
  80         self.out_ann = self.register(srd.OUTPUT_ANN)
  81
  82     def metadata(self, key, value):
  83         if key == srd.SRD_CONF_SAMPLERATE:
  84             self.samplerate = value
  85             self.bit_width = float(self.samplerate) / float(self.options['bitrate'])
  86             self.sample_point = (self.bit_width / 100.0) * self.options['sample_point']
  87
  88     # Generic helper for CAN bit annotations.
  89     def putg(self, ss, es, data):
  90         left, right = int(self.sample_point), int(self.bit_width - self.sample_point)
  91         self.put(ss - left, es + right, self.out_ann, data)
  92
  93     # Single-CAN-bit annotation using the current samplenum.
  94     def putx(self, data):
  95         self.putg(self.samplenum, self.samplenum, data)
  96
  97     # Single-CAN-bit annotation using the samplenum of CAN bit 12.
  98     def put12(self, data):
  99         self.putg(self.ss_bit12, self.ss_bit12, data)
 100
 101     # Single-CAN-bit annotation using the samplenum of CAN bit 32.
 102     def put32(self, data):
 103         self.putg(self.ss_bit32, self.ss_bit32, data)
 104
 105     # Multi-CAN-bit annotation from self.ss_block to current samplenum.
 106     def putb(self, data):
 107         self.putg(self.ss_block, self.samplenum, data)
 108
 109     def reset_variables(self):
 110         self.state = 'IDLE'
 111         self.sof = self.frame_type = self.dlc = None
 112         self.rawbits = [] # All bits, including stuff bits
 113         self.bits = [] # Only actual CAN frame bits (no stuff bits)
 114         self.curbit = 0 # Current bit of CAN frame (bit 0 == SOF)
 115         self.last_databit = 999 # Positive value that bitnum+x will never match
 116         self.ss_block = None
 117         self.ss_bit12 = None
 118         self.ss_bit32 = None
 119         self.ss_databytebits = []
 120         self.fd = False
 121         self.rtr = None
 122
 123     # Poor man's clock synchronization. Use signal edges which change to
 124     # dominant state in rather simple ways. This naive approach is neither
 125     # aware of the SYNC phase's width nor the specific location of the edge,
 126     # but improves the decoder's reliability when the input signal's bitrate
 127     # does not exactly match the nominal rate.
 128     def dom_edge_seen(self, force = False):
 129         self.dom_edge_snum = self.samplenum
 130         self.dom_edge_bcount = self.curbit
 131
 132     def bit_sampled(self):
 133         # EMPTY
 134         pass
 135
 136     # Determine the position of the next desired bit's sample point.
 137     def get_sample_point(self, bitnum):
 138         samplenum = self.dom_edge_snum
 139         samplenum += int(self.bit_width * (bitnum - self.dom_edge_bcount))
 140         samplenum += int(self.sample_point)
 141         return samplenum
 142
 143     def is_stuff_bit(self):
 144         # CAN uses NRZ encoding and bit stuffing.
 145         # After 5 identical bits, a stuff bit of opposite value is added.
 146         # But not in the CRC delimiter, ACK, and end of frame fields.
 147         if len(self.bits) > self.last_databit + 17:
 148             return False
 149         last_6_bits = self.rawbits[-6:]
 150         if last_6_bits not in ([0, 0, 0, 0, 0, 1], [1, 1, 1, 1, 1, 0]):
 151             return False
 152
 153         # Stuff bit. Keep it in self.rawbits, but drop it from self.bits.
 154         self.bits.pop() # Drop last bit.
 155         return True
 156
 157     def is_valid_crc(self, crc_bits):
 158         return True # TODO
 159
 160     def decode_error_frame(self, bits):
 161         pass # TODO
 162
 163     def decode_overload_frame(self, bits):
 164         pass # TODO
 165
 166     # Both standard and extended frames end with CRC, CRC delimiter, ACK,
 167     # ACK delimiter, and EOF fields. Handle them in a common function.
 168     # Returns True if the frame ended (EOF), False otherwise.
 169     def decode_frame_end(self, can_rx, bitnum):
 170
 171         # Remember start of CRC sequence (see below).
 172         if bitnum == (self.last_databit + 1):
 173             self.ss_block = self.samplenum
 174
 175             if self.fd:
 176                 if self.dlc2len(self.dlc) < 16:
 177                     self.crc_len = 27 # 17 + SBC + stuff bits
 178                 else:
 179                     self.crc_len = 32 # 21 + SBC + stuff bits
 180             else:
 181                 self.crc_len = 15
 182
 183         # CRC sequence (15 bits, 17 bits or 21 bits)
 184         elif bitnum == (self.last_databit + self.crc_len):
 185             if self.fd:
 186               if self.dlc2len(self.dlc) < 16:
 187                 crc_type = "CRC-17"
 188               else:
 189                 crc_type = "CRC-21"
 190             else:
 191               crc_type = "CRC" # TODO: CRC-15 (will break existing tests)
 192
 193             x = self.last_databit + 1
 194             crc_bits = self.bits[x:x + self.crc_len + 1]
 195             self.crc = int(''.join(str(d) for d in crc_bits), 2)
 196             self.putb([11, ['%s sequence: 0x%04x' % (crc_type, self.crc),
 197                             '%s: 0x%04x' % (crc_type, self.crc), '%s' % crc_type]])
 198             if not self.is_valid_crc(crc_bits):
 199                 self.putb([16, ['CRC is invalid']])
 200
 201         # CRC delimiter bit (recessive)
 202         elif bitnum == (self.last_databit + self.crc_len + 1):
 203             self.putx([12, ['CRC delimiter: %d' % can_rx,
 204                             'CRC d: %d' % can_rx, 'CRC d']])
 205             if can_rx != 1:
 206                 self.putx([16, ['CRC delimiter must be a recessive bit']])
 207
 208         # ACK slot bit (dominant: ACK, recessive: NACK)
 209         elif bitnum == (self.last_databit + self.crc_len + 2):
 210             ack = 'ACK' if can_rx == 0 else 'NACK'
 211             self.putx([13, ['ACK slot: %s' % ack, 'ACK s: %s' % ack, 'ACK s']])
 212
 213         # ACK delimiter bit (recessive)
 214         elif bitnum == (self.last_databit + self.crc_len + 3):
 215             self.putx([14, ['ACK delimiter: %d' % can_rx,
 216                             'ACK d: %d' % can_rx, 'ACK d']])
 217             if can_rx != 1:
 218                 self.putx([16, ['ACK delimiter must be a recessive bit']])
 219
 220         # Remember start of EOF (see below).
 221         elif bitnum == (self.last_databit + self.crc_len + 4):
 222             self.ss_block = self.samplenum
 223
 224         # End of frame (EOF), 7 recessive bits
 225         elif bitnum == (self.last_databit + self.crc_len + 10):
 226             self.putb([2, ['End of frame', 'EOF', 'E']])
 227             if self.rawbits[-7:] != [1, 1, 1, 1, 1, 1, 1]:
 228                 self.putb([16, ['End of frame (EOF) must be 7 recessive bits']])
 229             self.reset_variables()
 230             return True
 231
 232         return False
 233
 234     # Returns True if the frame ended (EOF), False otherwise.
 235     def decode_standard_frame(self, can_rx, bitnum):
 236
 237         # Bit 14: FDF (Flexible Data Format)
 238         # Has to be sent dominant when FD frame, has to be sent recessive when classic CAN frame.
 239         if bitnum == 14:
 240             self.fd = True if can_rx else False
 241
 242             if self.fd:
 243                 self.putx([7, ['Flexible Data Format: %d' % can_rx,
 244                                'FDF: %d' % can_rx,
 245                                'FDF']])
 246             else:
 247                 self.putx([7, ['Reserved bit 0: %d' % can_rx,
 248                                'RB0: %d' % can_rx,
 249                                'RB0']])
 250
 251             # SRR Substitute Remote Request
 252             if self.fd:
 253                 self.put12([8, ['Substitute Remote Request', 'SRR']])
 254                 self.dlc_start = 18
 255             else:
 256                 # Bit 12: Remote transmission request (RTR) bit
 257                 # Data frame: dominant, remote frame: recessive
 258                 # Remote frames do not contain a data field.
 259                 rtr = 'remote' if self.bits[12] == 1 else 'data'
 260                 self.put12([8, ['Remote transmission request: %s frame' % rtr,
 261                                 'RTR: %s frame' % rtr, 'RTR']])
 262                 self.dlc_start = 15
 263
 264         if bitnum == 15:
 265             if self.fd:
 266                 self.putx([7, ['Reserved: %d' % can_rx, 'R0: %d' % can_rx, 'R0']])
 267
 268         if bitnum == 16:
 269             if self.fd:
 270                 self.putx([7, ['Bit rate switch: %d' % can_rx, 'BRS: %d' % can_rx, 'BRS']])
 271
 272         if bitnum == 17:
 273             if self.fd:
 274                 self.putx([7, ['Error state indicator: %d' % can_rx, 'ESI: %d' % can_rx, 'ESI']])
 275
 276         # Remember start of DLC (see below).
 277         elif bitnum == self.dlc_start:
 278             self.ss_block = self.samplenum
 279
 280         # Bits 15-18: Data length code (DLC), in number of bytes (0-8).
 281         elif bitnum == self.dlc_start + 3:
 282             self.dlc = int(''.join(str(d) for d in self.bits[self.dlc_start:self.dlc_start + 4]), 2)
 283             self.putb([10, ['Data length code: %d' % self.dlc,
 284                              'DLC: %d' % self.dlc, 'DLC']])
 285             self.last_databit = self.dlc_start + 3 + (self.dlc2len(self.dlc) * 8)
 286             if self.dlc > 8 and not self.fd:
 287                 self.putb([16, ['Data length code (DLC) > 8 is not allowed']])
 288
 289         # Remember all databyte bits, except the very last one.
 290         elif bitnum in range(self.dlc_start + 4, self.last_databit):
 291             self.ss_databytebits.append(self.samplenum)
 292
 293         # Bits 19-X: Data field (0-8 bytes, depending on DLC)
 294         # The bits within a data byte are transferred MSB-first.
 295         elif bitnum == self.last_databit:
 296             self.ss_databytebits.append(self.samplenum) # Last databyte bit.
 297             for i in range(self.dlc2len(self.dlc)):
 298                 x = self.dlc_start + 4 + (8 * i)
 299                 b = int(''.join(str(d) for d in self.bits[x:x + 8]), 2)
 300                 ss = self.ss_databytebits[i * 8]
 301                 es = self.ss_databytebits[((i + 1) * 8) - 1]
 302                 self.putg(ss, es, [0, ['Data byte %d: 0x%02x' % (i, b),
 303                                        'DB %d: 0x%02x' % (i, b), 'DB']])
 304             self.ss_databytebits = []
 305
 306         elif bitnum > self.last_databit:
 307             return self.decode_frame_end(can_rx, bitnum)
 308
 309         return False
 310
 311     # Returns True if the frame ended (EOF), False otherwise.
 312     def decode_extended_frame(self, can_rx, bitnum):
 313
 314         # Remember start of EID (see below).
 315         if bitnum == 14:
 316             self.ss_block = self.samplenum
 317             self.fd = False
 318             self.dlc_start = 35
 319
 320         # Bits 14-31: Extended identifier (EID[17..0])
 321         elif bitnum == 31:
 322             self.eid = int(''.join(str(d) for d in self.bits[14:]), 2)
 323             s = '%d (0x%x)' % (self.eid, self.eid)
 324             self.putb([4, ['Extended Identifier: %s' % s,
 325                            'Extended ID: %s' % s, 'Extended ID', 'EID']])
 326
 327             self.fullid = self.id << 18 | self.eid
 328             s = '%d (0x%x)' % (self.fullid, self.fullid)
 329             self.putb([5, ['Full Identifier: %s' % s, 'Full ID: %s' % s,
 330                            'Full ID', 'FID']])
 331
 332             # Bit 12: Substitute remote request (SRR) bit
 333             self.put12([9, ['Substitute remote request: %d' % self.bits[12],
 334                             'SRR: %d' % self.bits[12], 'SRR']])
 335
 336         # Bit 32: Remote transmission request (RTR) bit
 337         # Data frame: dominant, remote frame: recessive
 338         # Remote frames do not contain a data field.
 339
 340         # Remember start of RTR (see below).
 341         if bitnum == 32:
 342             self.ss_bit32 = self.samplenum
 343             self.rtr = can_rx
 344
 345             if not self.fd:
 346                rtr = 'remote' if can_rx == 1 else 'data'
 347                self.putx([8, ['Remote transmission request: %s frame' % rtr,
 348                               'RTR: %s frame' % rtr, 'RTR']])
 349
 350         # Bit 33: RB1 (reserved bit)
 351         elif bitnum == 33:
 352             self.fd = True if can_rx else False
 353
 354             if self.fd:
 355                 self.dlc_start = 37
 356                 self.putx([7, ['Flexible Data Format: %d' % can_rx,
 357                                'FDF: %d' % can_rx, 'FDF']])
 358
 359                 self.put32([7, ['Reserved bit 1: %d' % self.rtr,
 360                                 'RB1: %d' % self.rtr, 'RB1']])
 361             else:
 362                 self.putx([7, ['Reserved bit 1: %d' % can_rx,
 363                                'RB1: %d' % can_rx, 'RB1']])
 364
 365         # Bit 34: RB0 (reserved bit)
 366         elif bitnum == 34:
 367             self.putx([7, ['Reserved bit 0: %d' % can_rx,
 368                            'RB0: %d' % can_rx, 'RB0']])
 369
 370         elif bitnum == 35 and self.fd:
 371             self.putx([7, ['Bit rate switch: %d' % can_rx,
 372                            'BRS: %d' % can_rx, 'BRS']])
 373
 374         elif bitnum == 36 and self.fd:
 375             self.putx([7, ['Error state indicator: %d' % can_rx,
 376                            'ESI: %d' % can_rx, 'ESI']])
 377
 378         # Remember start of DLC (see below).
 379         elif bitnum == self.dlc_start:
 380             self.ss_block = self.samplenum
 381
 382         # Bits 35-38: Data length code (DLC), in number of bytes (0-8).
 383         elif bitnum == self.dlc_start + 3:
 384             self.dlc = int(''.join(str(d) for d in self.bits[self.dlc_start:self.dlc_start + 4]), 2)
 385             self.putb([10, ['Data length code: %d' % self.dlc,
 386                             'DLC: %d' % self.dlc, 'DLC']])
 387             self.last_databit = self.dlc_start + 3 + (self.dlc2len(self.dlc) * 8)
 388
 389         # Remember all databyte bits, except the very last one.
 390         elif bitnum in range(self.dlc_start + 4, self.last_databit):
 391             self.ss_databytebits.append(self.samplenum)
 392
 393         # Bits 39-X: Data field (0-8 bytes, depending on DLC)
 394         # The bits within a data byte are transferred MSB-first.
 395         elif bitnum == self.last_databit:
 396             self.ss_databytebits.append(self.samplenum) # Last databyte bit.
 397             for i in range(self.dlc2len(self.dlc)):
 398                 x = self.dlc_start + 4 + (8 * i)
 399                 b = int(''.join(str(d) for d in self.bits[x:x + 8]), 2)
 400                 ss = self.ss_databytebits[i * 8]
 401                 es = self.ss_databytebits[((i + 1) * 8) - 1]
 402                 self.putg(ss, es, [0, ['Data byte %d: 0x%02x' % (i, b),
 403                                        'DB %d: 0x%02x' % (i, b), 'DB']])
 404             self.ss_databytebits = []
 405
 406         elif bitnum > self.last_databit:
 407             return self.decode_frame_end(can_rx, bitnum)
 408
 409         return False
 410
 411     def handle_bit(self, can_rx):
 412         self.rawbits.append(can_rx)
 413         self.bits.append(can_rx)
 414
 415         # Get the index of the current CAN frame bit (without stuff bits).
 416         bitnum = len(self.bits) - 1
 417
 418         # If this is a stuff bit, remove it from self.bits and ignore it.
 419         if self.is_stuff_bit():
 420             self.putx([15, [str(can_rx)]])
 421             self.curbit += 1 # Increase self.curbit (bitnum is not affected).
 422             return
 423         else:
 424             self.putx([17, [str(can_rx)]])
 425
 426         # Bit 0: Start of frame (SOF) bit
 427         if bitnum == 0:
 428             self.putx([1, ['Start of frame', 'SOF', 'S']])
 429             if can_rx != 0:
 430                 self.putx([16, ['Start of frame (SOF) must be a dominant bit']])
 431
 432         # Remember start of ID (see below).
 433         elif bitnum == 1:
 434             self.ss_block = self.samplenum
 435
 436         # Bits 1-11: Identifier (ID[10..0])
 437         # The bits ID[10..4] must NOT be all recessive.
 438         elif bitnum == 11:
 439             self.id = int(''.join(str(d) for d in self.bits[1:]), 2)
 440             s = '%d (0x%x)' % (self.id, self.id),
 441             self.putb([3, ['Identifier: %s' % s, 'ID: %s' % s, 'ID']])
 442             if (self.id & 0x7f0) == 0x7f0:
 443                 self.putb([16, ['Identifier bits 10..4 must not be all recessive']])
 444
 445         # RTR or SRR bit, depending on frame type (gets handled later).
 446         elif bitnum == 12:
 447             # self.putx([0, ['RTR/SRR: %d' % can_rx]]) # Debug only.
 448             self.ss_bit12 = self.samplenum
 449
 450         # Bit 13: Identifier extension (IDE) bit
 451         # Standard frame: dominant, extended frame: recessive
 452         elif bitnum == 13:
 453             ide = self.frame_type = 'standard' if can_rx == 0 else 'extended'
 454             self.putx([6, ['Identifier extension bit: %s frame' % ide,
 455                            'IDE: %s frame' % ide, 'IDE']])
 456
 457         # Bits 14-X: Frame-type dependent, passed to the resp. handlers.
 458         elif bitnum >= 14:
 459             if self.frame_type == 'standard':
 460                 done = self.decode_standard_frame(can_rx, bitnum)
 461             else:
 462                 done = self.decode_extended_frame(can_rx, bitnum)
 463
 464             # The handlers return True if a frame ended (EOF).
 465             if done:
 466                 return
 467
 468         # After a frame there are 3 intermission bits (recessive).
 469         # After these bits, the bus is considered free.
 470
 471         self.curbit += 1
 472
 473     def decode(self):
 474         if not self.samplerate:
 475             raise SamplerateError('Cannot decode without samplerate.')
 476
 477         while True:
 478             # State machine.
 479             if self.state == 'IDLE':
 480                 # Wait for a dominant state (logic 0) on the bus.
 481                 (can_rx,) = self.wait({0: 'l'})
 482                 self.sof = self.samplenum
 483                 self.dom_edge_seen(force = True)
 484                 self.state = 'GET BITS'
 485             elif self.state == 'GET BITS':
 486                 # Wait until we're in the correct bit/sampling position.
 487                 pos = self.get_sample_point(self.curbit)
 488                 (can_rx,) = self.wait([{'skip': pos - self.samplenum}, {0: 'f'}])
 489                 if self.matched[1]:
 490                     self.dom_edge_seen()
 491                 if self.matched[0]:
 492                     self.handle_bit(can_rx)
 493                     self.bit_sampled()