]> sigrok.org Git - sigrok-test.git/blob - decoder/test/spiflash/winbond_w25q80dv_ce_without_wren.output
50f9f8508540a7c1187b57964adb9dcedd9a5b7d
[sigrok-test.git] / decoder / test / spiflash / winbond_w25q80dv_ce_without_wren.output
1 8-25 spiflash: field: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
2 28-45 spiflash: bit: "No write operation in progress.
3 Internal write enable latch is set.
4 Block protection bits (BP3-BP0): 0x0.
5 Device is not in continuously program mode (CP mode).
6 Status register writes are allowed.
7 "
8 28-45 spiflash: field: "Status register"
9 8-45 spiflash: rdsr: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"