src/hardware/fx2lafw/dslogic.c

   1 /*
   2  * This file is part of the libsigrok project.
   3  *
   4  * Copyright (C) 2013 Bert Vermeulen <bert@biot.com>
   5  * Copyright (C) 2012 Joel Holdsworth <joel@airwebreathe.org.uk>
   6  *
   7  * This program is free software: you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation, either version 3 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #include <sys/types.h>
  22 #include <sys/stat.h>
  23 #include <unistd.h>
  24 #include <errno.h>
  25 #include <math.h>
  26 #include <glib.h>
  27 #include <glib/gstdio.h>
  28 #include "protocol.h"
  29 #include "dslogic.h"
  30
  31 #define FW_BUFSIZE (4 * 1024)
  32
  33 #define FPGA_UPLOAD_DELAY (10 * 1000)
  34
  35 #define USB_TIMEOUT (3 * 1000)
  36
  37 int dslogic_fpga_firmware_upload(const struct sr_dev_inst *sdi,
  38                 const char *filename)
  39 {
  40         FILE *fw;
  41         struct stat st;
  42         struct sr_usb_dev_inst *usb;
  43         int chunksize, result, ret;
  44         unsigned char *buf;
  45         int sum, transferred;
  46
  47         sr_dbg("Uploading FPGA firmware at %s.", filename);
  48
  49         usb = sdi->conn;
  50         if (stat(filename, &st) < 0) {
  51                 sr_err("Unable to upload FPGA firmware: %s", strerror(errno));
  52                 return SR_ERR;
  53         }
  54
  55         /* Tell the device firmware is coming. */
  56         if ((ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
  57                         LIBUSB_ENDPOINT_OUT, DS_CMD_FPGA_FW, 0x0000, 0x0000,
  58                         NULL, 0, USB_TIMEOUT)) < 0) {
  59                 sr_err("Failed to upload FPGA firmware: %s.", libusb_error_name(ret));
  60                 return SR_ERR;
  61         }
  62         buf = g_malloc(FW_BUFSIZE);
  63
  64         if (!(fw = g_fopen(filename, "rb"))) {
  65                 sr_err("Unable to open %s for reading: %s.", filename, strerror(errno));
  66                 return SR_ERR;
  67         }
  68
  69         /* Give the FX2 time to get ready for FPGA firmware upload. */
  70         g_usleep(FPGA_UPLOAD_DELAY);
  71
  72         sum = 0;
  73         result = SR_OK;
  74         while (1) {
  75                 if ((chunksize = fread(buf, 1, FW_BUFSIZE, fw)) == 0)
  76                         break;
  77
  78                 if ((ret = libusb_bulk_transfer(usb->devhdl, 2 | LIBUSB_ENDPOINT_OUT,
  79                                 buf, chunksize, &transferred, USB_TIMEOUT)) < 0) {
  80                         sr_err("Unable to configure FPGA firmware: %s.",
  81                                         libusb_error_name(ret));
  82                         result = SR_ERR;
  83                         break;
  84                 }
  85                 sum += transferred;
  86                 sr_spew("Uploaded %d/%d bytes.", sum, st.st_size);
  87
  88                 if (transferred != chunksize) {
  89                         sr_err("Short transfer while uploading FPGA firmware.");
  90                         result = SR_ERR;
  91                         break;
  92                 }
  93         }
  94         fclose(fw);
  95         g_free(buf);
  96         if (result == SR_OK)
  97                 sr_dbg("FPGA firmware upload done.");
  98
  99         return result;
 100 }
 101
 102 int dslogic_start_acquisition(const struct sr_dev_inst *sdi)
 103 {
 104         struct dev_context *devc;
 105         struct sr_usb_dev_inst *usb;
 106         struct dslogic_mode mode;
 107         int ret;
 108
 109         devc = sdi->priv;
 110         mode.flags = 0;
 111         mode.sample_delay_h = mode.sample_delay_l = 0;
 112         if (devc->sample_wide)
 113                 mode.flags |= DS_START_FLAGS_SAMPLE_WIDE;
 114
 115         usb = sdi->conn;
 116         ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
 117                         LIBUSB_ENDPOINT_OUT, DS_CMD_START, 0x0000, 0x0000,
 118                         (unsigned char *)&mode, sizeof(mode), USB_TIMEOUT);
 119         if (ret < 0) {
 120                 sr_err("Failed to send start command: %s.", libusb_error_name(ret));
 121                 return SR_ERR;
 122         }
 123
 124         return SR_OK;
 125 }
 126
 127 int dslogic_stop_acquisition(const struct sr_dev_inst *sdi)
 128 {
 129         struct sr_usb_dev_inst *usb;
 130         struct dslogic_mode mode;
 131         int ret;
 132
 133         mode.flags = DS_START_FLAGS_STOP;
 134         mode.sample_delay_h = mode.sample_delay_l = 0;
 135
 136         usb = sdi->conn;
 137         ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
 138                         LIBUSB_ENDPOINT_OUT, DS_CMD_START, 0x0000, 0x0000,
 139                         (unsigned char *)&mode, sizeof(struct dslogic_mode), USB_TIMEOUT);
 140         if (ret < 0) {
 141                 sr_err("Failed to send stop command: %s.", libusb_error_name(ret));
 142                 return SR_ERR;
 143         }
 144
 145         return SR_OK;
 146 }
 147
 148 int dslogic_fpga_configure(const struct sr_dev_inst *sdi)
 149 {
 150         struct dev_context *devc;
 151         struct sr_usb_dev_inst *usb;
 152         uint8_t c[3];
 153         struct dslogic_fpga_config cfg;
 154         uint16_t v16;
 155         uint32_t v32;
 156         int transferred, len, ret;
 157
 158         sr_dbg("Configuring FPGA.");
 159         usb = sdi->conn;
 160         devc = sdi->priv;
 161
 162         WL32(&cfg.sync, DS_CFG_START);
 163         WL16(&cfg.mode_header, DS_CFG_MODE);
 164         WL32(&cfg.divider_header, DS_CFG_DIVIDER);
 165         WL32(&cfg.count_header, DS_CFG_COUNT);
 166         WL32(&cfg.trig_pos_header, DS_CFG_TRIG_POS);
 167         WL16(&cfg.trig_glb_header, DS_CFG_TRIG_GLB);
 168         WL32(&cfg.trig_adp_header, DS_CFG_TRIG_ADP);
 169         WL32(&cfg.trig_sda_header, DS_CFG_TRIG_SDA);
 170         WL32(&cfg.trig_mask0_header, DS_CFG_TRIG_MASK0);
 171         WL32(&cfg.trig_mask1_header, DS_CFG_TRIG_MASK1);
 172         WL32(&cfg.trig_value0_header, DS_CFG_TRIG_VALUE0);
 173         WL32(&cfg.trig_value1_header, DS_CFG_TRIG_VALUE1);
 174         WL32(&cfg.trig_edge0_header, DS_CFG_TRIG_EDGE0);
 175         WL32(&cfg.trig_edge1_header, DS_CFG_TRIG_EDGE1);
 176         WL32(&cfg.trig_count0_header, DS_CFG_TRIG_COUNT0);
 177         WL32(&cfg.trig_count1_header, DS_CFG_TRIG_COUNT1);
 178         WL32(&cfg.trig_logic0_header, DS_CFG_TRIG_LOGIC0);
 179         WL32(&cfg.trig_logic1_header, DS_CFG_TRIG_LOGIC1);
 180         WL32(&cfg.end_sync, DS_CFG_END);
 181
 182         /* Pass in the length of a fixed-size struct. Really. */
 183         len = sizeof(struct dslogic_fpga_config) / 2;
 184         c[0] = len & 0xff;
 185         c[1] = (len >> 8) & 0xff;
 186         c[2] = (len >> 16) & 0xff;
 187
 188         ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
 189                         LIBUSB_ENDPOINT_OUT, DS_CMD_CONFIG, 0x0000, 0x0000,
 190                         c, 3, USB_TIMEOUT);
 191         if (ret < 0) {
 192                 sr_err("Failed to send FPGA configure command: %s.", libusb_error_name(ret));
 193                 return SR_ERR;
 194         }
 195
 196         /*
 197          * 15   1 = internal test mode
 198          * 14   1 = external test mode
 199          * 13   1 = loopback test mode
 200          * 8-12 unused
 201          * 7    1 = analog mode
 202          * 6    1 = samplerate 400MHz
 203          * 5    1 = samplerate 200MHz or analog mode
 204          * 4    0 = logic, 1 = dso or analog
 205          * 2-3  unused
 206          * 1    0 = internal clock, 1 = external clock
 207          * 0    1 = trigger enabled
 208          */
 209         v16 = 0x0000;
 210         if (devc->dslogic_mode == DS_OP_INTERNAL_TEST)
 211                 v16 = 1 << 15;
 212         else if (devc->dslogic_mode == DS_OP_EXTERNAL_TEST)
 213                 v16 = 1 << 14;
 214         else if (devc->dslogic_mode == DS_OP_LOOPBACK_TEST)
 215                 v16 = 1 << 13;
 216         if (devc->dslogic_external_clock)
 217                 v16 |= 1 << 2;
 218         WL16(&cfg.mode, v16);
 219
 220         v32 = ceil(SR_MHZ(100) * 1.0 / devc->cur_samplerate);
 221         WL32(&cfg.divider, v32);
 222         WL32(&cfg.count, devc->limit_samples);
 223
 224         len = sizeof(struct dslogic_fpga_config);
 225         ret = libusb_bulk_transfer(usb->devhdl, 2 | LIBUSB_ENDPOINT_OUT,
 226                         (unsigned char *)&cfg, len, &transferred, USB_TIMEOUT);
 227         if (ret < 0 || transferred != len) {
 228                 sr_err("Failed to send FPGA configuration: %s.", libusb_error_name(ret));
 229                 return SR_ERR;
 230         }
 231
 232         return SR_OK;
 233 }