src/hardware/fx2lafw/dslogic.c

   1 /*
   2  * This file is part of the libsigrok project.
   3  *
   4  * Copyright (C) 2013 Bert Vermeulen <bert@biot.com>
   5  * Copyright (C) 2012 Joel Holdsworth <joel@airwebreathe.org.uk>
   6  *
   7  * This program is free software: you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation, either version 3 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #include <sys/types.h>
  22 #include <sys/stat.h>
  23 #include <unistd.h>
  24 #include <errno.h>
  25 #include <math.h>
  26 #include <glib.h>
  27 #include <glib/gstdio.h>
  28 #include "protocol.h"
  29 #include "dslogic.h"
  30
  31 #define FW_BUFSIZE (4 * 1024)
  32
  33 #define FPGA_UPLOAD_DELAY (10 * 1000)
  34
  35 #define USB_TIMEOUT (3 * 1000)
  36
  37 int dslogic_fpga_firmware_upload(const struct sr_dev_inst *sdi,
  38                 const char *filename)
  39 {
  40         FILE *fw;
  41         struct stat st;
  42         struct sr_usb_dev_inst *usb;
  43         int chunksize, result, ret;
  44         unsigned char *buf;
  45         int sum, transferred;
  46         uint8_t cmd[3];
  47
  48         sr_dbg("Uploading FPGA firmware at %s.", filename);
  49
  50         usb = sdi->conn;
  51         if (stat(filename, &st) < 0) {
  52                 sr_err("Unable to upload FPGA firmware: %s", strerror(errno));
  53                 return SR_ERR;
  54         }
  55
  56         /* Tell the device firmware is coming. */
  57         memset(cmd, 0, sizeof(cmd));
  58         if ((ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
  59                         LIBUSB_ENDPOINT_OUT, DS_CMD_FPGA_FW, 0x0000, 0x0000,
  60                         (unsigned char *)&cmd, sizeof(cmd), USB_TIMEOUT)) < 0) {
  61                 sr_err("Failed to upload FPGA firmware: %s.", libusb_error_name(ret));
  62                 return SR_ERR;
  63         }
  64         buf = g_malloc(FW_BUFSIZE);
  65
  66         if (!(fw = g_fopen(filename, "rb"))) {
  67                 sr_err("Unable to open %s for reading: %s.", filename, strerror(errno));
  68                 return SR_ERR;
  69         }
  70
  71         /* Give the FX2 time to get ready for FPGA firmware upload. */
  72         g_usleep(FPGA_UPLOAD_DELAY);
  73
  74         sum = 0;
  75         result = SR_OK;
  76         while (1) {
  77                 if ((chunksize = fread(buf, 1, FW_BUFSIZE, fw)) == 0)
  78                         break;
  79
  80                 if ((ret = libusb_bulk_transfer(usb->devhdl, 2 | LIBUSB_ENDPOINT_OUT,
  81                                 buf, chunksize, &transferred, USB_TIMEOUT)) < 0) {
  82                         sr_err("Unable to configure FPGA firmware: %s.",
  83                                         libusb_error_name(ret));
  84                         result = SR_ERR;
  85                         break;
  86                 }
  87                 sum += transferred;
  88                 sr_spew("Uploaded %d/%d bytes.", sum, st.st_size);
  89
  90                 if (transferred != chunksize) {
  91                         sr_err("Short transfer while uploading FPGA firmware.");
  92                         result = SR_ERR;
  93                         break;
  94                 }
  95         }
  96         fclose(fw);
  97         g_free(buf);
  98         if (result == SR_OK)
  99                 sr_dbg("FPGA firmware upload done.");
 100
 101         return result;
 102 }
 103
 104 int dslogic_start_acquisition(const struct sr_dev_inst *sdi)
 105 {
 106         struct dev_context *devc;
 107         struct sr_usb_dev_inst *usb;
 108         struct dslogic_mode mode;
 109         int ret;
 110
 111         devc = sdi->priv;
 112         mode.flags = 0;
 113         mode.sample_delay_h = mode.sample_delay_l = 0;
 114         if (devc->sample_wide)
 115                 mode.flags |= DS_START_FLAGS_SAMPLE_WIDE;
 116
 117         usb = sdi->conn;
 118         ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
 119                         LIBUSB_ENDPOINT_OUT, DS_CMD_START, 0x0000, 0x0000,
 120                         (unsigned char *)&mode, sizeof(mode), USB_TIMEOUT);
 121         if (ret < 0) {
 122                 sr_err("Failed to send start command: %s.", libusb_error_name(ret));
 123                 return SR_ERR;
 124         }
 125
 126         return SR_OK;
 127 }
 128
 129 int dslogic_stop_acquisition(const struct sr_dev_inst *sdi)
 130 {
 131         struct sr_usb_dev_inst *usb;
 132         struct dslogic_mode mode;
 133         int ret;
 134
 135         mode.flags = DS_START_FLAGS_STOP;
 136         mode.sample_delay_h = mode.sample_delay_l = 0;
 137
 138         usb = sdi->conn;
 139         ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
 140                         LIBUSB_ENDPOINT_OUT, DS_CMD_START, 0x0000, 0x0000,
 141                         (unsigned char *)&mode, sizeof(struct dslogic_mode), USB_TIMEOUT);
 142         if (ret < 0) {
 143                 sr_err("Failed to send stop command: %s.", libusb_error_name(ret));
 144                 return SR_ERR;
 145         }
 146
 147         return SR_OK;
 148 }
 149
 150 int dslogic_fpga_configure(const struct sr_dev_inst *sdi)
 151 {
 152         struct dev_context *devc;
 153         struct sr_usb_dev_inst *usb;
 154         uint8_t c[3];
 155         struct dslogic_fpga_config cfg;
 156         uint16_t v16;
 157         uint32_t v32;
 158         int transferred, len, ret;
 159
 160         sr_dbg("Configuring FPGA.");
 161         usb = sdi->conn;
 162         devc = sdi->priv;
 163
 164         WL32(&cfg.sync, DS_CFG_START);
 165         WL16(&cfg.mode_header, DS_CFG_MODE);
 166         WL32(&cfg.divider_header, DS_CFG_DIVIDER);
 167         WL32(&cfg.count_header, DS_CFG_COUNT);
 168         WL32(&cfg.trig_pos_header, DS_CFG_TRIG_POS);
 169         WL16(&cfg.trig_glb_header, DS_CFG_TRIG_GLB);
 170         WL32(&cfg.trig_adp_header, DS_CFG_TRIG_ADP);
 171         WL32(&cfg.trig_sda_header, DS_CFG_TRIG_SDA);
 172         WL32(&cfg.trig_mask0_header, DS_CFG_TRIG_MASK0);
 173         WL32(&cfg.trig_mask1_header, DS_CFG_TRIG_MASK1);
 174         WL32(&cfg.trig_value0_header, DS_CFG_TRIG_VALUE0);
 175         WL32(&cfg.trig_value1_header, DS_CFG_TRIG_VALUE1);
 176         WL32(&cfg.trig_edge0_header, DS_CFG_TRIG_EDGE0);
 177         WL32(&cfg.trig_edge1_header, DS_CFG_TRIG_EDGE1);
 178         WL32(&cfg.trig_count0_header, DS_CFG_TRIG_COUNT0);
 179         WL32(&cfg.trig_count1_header, DS_CFG_TRIG_COUNT1);
 180         WL32(&cfg.trig_logic0_header, DS_CFG_TRIG_LOGIC0);
 181         WL32(&cfg.trig_logic1_header, DS_CFG_TRIG_LOGIC1);
 182         WL32(&cfg.end_sync, DS_CFG_END);
 183
 184         /* Pass in the length of a fixed-size struct. Really. */
 185         len = sizeof(struct dslogic_fpga_config) / 2;
 186         c[0] = len & 0xff;
 187         c[1] = (len >> 8) & 0xff;
 188         c[2] = (len >> 16) & 0xff;
 189
 190         ret = libusb_control_transfer(usb->devhdl, LIBUSB_REQUEST_TYPE_VENDOR |
 191                         LIBUSB_ENDPOINT_OUT, DS_CMD_CONFIG, 0x0000, 0x0000,
 192                         c, 3, USB_TIMEOUT);
 193         if (ret < 0) {
 194                 sr_err("Failed to send FPGA configure command: %s.", libusb_error_name(ret));
 195                 return SR_ERR;
 196         }
 197
 198         /*
 199          * 15   1 = internal test mode
 200          * 14   1 = external test mode
 201          * 13   1 = loopback test mode
 202          * 8-12 unused
 203          * 7    1 = analog mode
 204          * 6    1 = samplerate 400MHz
 205          * 5    1 = samplerate 200MHz or analog mode
 206          * 4    0 = logic, 1 = dso or analog
 207          * 2-3  unused
 208          * 1    0 = internal clock, 1 = external clock
 209          * 0    1 = trigger enabled
 210          */
 211         v16 = 0x0000;
 212         if (devc->dslogic_mode == DS_OP_INTERNAL_TEST)
 213                 v16 = 1 << 15;
 214         else if (devc->dslogic_mode == DS_OP_EXTERNAL_TEST)
 215                 v16 = 1 << 14;
 216         else if (devc->dslogic_mode == DS_OP_LOOPBACK_TEST)
 217                 v16 = 1 << 13;
 218         if (devc->dslogic_external_clock)
 219                 v16 |= 1 << 2;
 220         WL16(&cfg.mode, v16);
 221
 222         v32 = ceil(SR_MHZ(100) * 1.0 / devc->cur_samplerate);
 223         WL32(&cfg.divider, v32);
 224         WL32(&cfg.count, devc->limit_samples);
 225
 226         len = sizeof(struct dslogic_fpga_config);
 227         ret = libusb_bulk_transfer(usb->devhdl, 2 | LIBUSB_ENDPOINT_OUT,
 228                         (unsigned char *)&cfg, len, &transferred, USB_TIMEOUT);
 229         if (ret < 0 || transferred != len) {
 230                 sr_err("Failed to send FPGA configuration: %s.", libusb_error_name(ret));
 231                 return SR_ERR;
 232         }
 233
 234         return SR_OK;
 235 }