hardware/asix-sigma/asix-sigma.c

   1 /*
   2  * This file is part of the libsigrok project.
   3  *
   4  * Copyright (C) 2010-2012 Håvard Espeland <gus@ping.uio.no>,
   5  * Copyright (C) 2010 Martin Stensgård <mastensg@ping.uio.no>
   6  * Copyright (C) 2010 Carl Henrik Lunde <chlunde@ping.uio.no>
   7  *
   8  * This program is free software: you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation, either version 3 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  20  */
  21
  22 /*
  23  * ASIX SIGMA/SIGMA2 logic analyzer driver
  24  */
  25
  26 #include <glib.h>
  27 #include <glib/gstdio.h>
  28 #include <ftdi.h>
  29 #include <string.h>
  30 #include "libsigrok.h"
  31 #include "libsigrok-internal.h"
  32 #include "asix-sigma.h"
  33
  34 #define USB_VENDOR                      0xa600
  35 #define USB_PRODUCT                     0xa000
  36 #define USB_DESCRIPTION                 "ASIX SIGMA"
  37 #define USB_VENDOR_NAME                 "ASIX"
  38 #define USB_MODEL_NAME                  "SIGMA"
  39 #define TRIGGER_TYPE                    "rf10"
  40
  41 SR_PRIV struct sr_dev_driver asix_sigma_driver_info;
  42 static struct sr_dev_driver *di = &asix_sigma_driver_info;
  43 static int dev_acquisition_stop(struct sr_dev_inst *sdi, void *cb_data);
  44
  45 /*
  46  * The ASIX Sigma supports arbitrary integer frequency divider in
  47  * the 50MHz mode. The divider is in range 1...256 , allowing for
  48  * very precise sampling rate selection. This driver supports only
  49  * a subset of the sampling rates.
  50  */
  51 static const uint64_t samplerates[] = {
  52         SR_KHZ(200),    /* div=250 */
  53         SR_KHZ(250),    /* div=200 */
  54         SR_KHZ(500),    /* div=100 */
  55         SR_MHZ(1),      /* div=50  */
  56         SR_MHZ(5),      /* div=10  */
  57         SR_MHZ(10),     /* div=5   */
  58         SR_MHZ(25),     /* div=2   */
  59         SR_MHZ(50),     /* div=1   */
  60         SR_MHZ(100),    /* Special FW needed */
  61         SR_MHZ(200),    /* Special FW needed */
  62 };
  63
  64 /*
  65  * Channel numbers seem to go from 1-16, according to this image:
  66  * http://tools.asix.net/img/sigma_sigmacab_pins_720.jpg
  67  * (the cable has two additional GND pins, and a TI and TO pin)
  68  */
  69 static const char *channel_names[] = {
  70         "1", "2", "3", "4", "5", "6", "7", "8",
  71         "9", "10", "11", "12", "13", "14", "15", "16",
  72 };
  73
  74 static const int32_t hwcaps[] = {
  75         SR_CONF_LOGIC_ANALYZER,
  76         SR_CONF_SAMPLERATE,
  77         SR_CONF_TRIGGER_TYPE,
  78         SR_CONF_CAPTURE_RATIO,
  79         SR_CONF_LIMIT_MSEC,
  80         SR_CONF_LIMIT_SAMPLES,
  81 };
  82
  83 static const char *sigma_firmware_files[] = {
  84         /* 50 MHz, supports 8 bit fractions */
  85         FIRMWARE_DIR "/asix-sigma-50.fw",
  86         /* 100 MHz */
  87         FIRMWARE_DIR "/asix-sigma-100.fw",
  88         /* 200 MHz */
  89         FIRMWARE_DIR "/asix-sigma-200.fw",
  90         /* Synchronous clock from pin */
  91         FIRMWARE_DIR "/asix-sigma-50sync.fw",
  92         /* Frequency counter */
  93         FIRMWARE_DIR "/asix-sigma-phasor.fw",
  94 };
  95
  96 static int sigma_read(void *buf, size_t size, struct dev_context *devc)
  97 {
  98         int ret;
  99
 100         ret = ftdi_read_data(&devc->ftdic, (unsigned char *)buf, size);
 101         if (ret < 0) {
 102                 sr_err("ftdi_read_data failed: %s",
 103                        ftdi_get_error_string(&devc->ftdic));
 104         }
 105
 106         return ret;
 107 }
 108
 109 static int sigma_write(void *buf, size_t size, struct dev_context *devc)
 110 {
 111         int ret;
 112
 113         ret = ftdi_write_data(&devc->ftdic, (unsigned char *)buf, size);
 114         if (ret < 0) {
 115                 sr_err("ftdi_write_data failed: %s",
 116                        ftdi_get_error_string(&devc->ftdic));
 117         } else if ((size_t) ret != size) {
 118                 sr_err("ftdi_write_data did not complete write.");
 119         }
 120
 121         return ret;
 122 }
 123
 124 static int sigma_write_register(uint8_t reg, uint8_t *data, size_t len,
 125                                 struct dev_context *devc)
 126 {
 127         size_t i;
 128         uint8_t buf[len + 2];
 129         int idx = 0;
 130
 131         buf[idx++] = REG_ADDR_LOW | (reg & 0xf);
 132         buf[idx++] = REG_ADDR_HIGH | (reg >> 4);
 133
 134         for (i = 0; i < len; ++i) {
 135                 buf[idx++] = REG_DATA_LOW | (data[i] & 0xf);
 136                 buf[idx++] = REG_DATA_HIGH_WRITE | (data[i] >> 4);
 137         }
 138
 139         return sigma_write(buf, idx, devc);
 140 }
 141
 142 static int sigma_set_register(uint8_t reg, uint8_t value, struct dev_context *devc)
 143 {
 144         return sigma_write_register(reg, &value, 1, devc);
 145 }
 146
 147 static int sigma_read_register(uint8_t reg, uint8_t *data, size_t len,
 148                                struct dev_context *devc)
 149 {
 150         uint8_t buf[3];
 151
 152         buf[0] = REG_ADDR_LOW | (reg & 0xf);
 153         buf[1] = REG_ADDR_HIGH | (reg >> 4);
 154         buf[2] = REG_READ_ADDR;
 155
 156         sigma_write(buf, sizeof(buf), devc);
 157
 158         return sigma_read(data, len, devc);
 159 }
 160
 161 static uint8_t sigma_get_register(uint8_t reg, struct dev_context *devc)
 162 {
 163         uint8_t value;
 164
 165         if (1 != sigma_read_register(reg, &value, 1, devc)) {
 166                 sr_err("sigma_get_register: 1 byte expected");
 167                 return 0;
 168         }
 169
 170         return value;
 171 }
 172
 173 static int sigma_read_pos(uint32_t *stoppos, uint32_t *triggerpos,
 174                           struct dev_context *devc)
 175 {
 176         uint8_t buf[] = {
 177                 REG_ADDR_LOW | READ_TRIGGER_POS_LOW,
 178
 179                 REG_READ_ADDR | NEXT_REG,
 180                 REG_READ_ADDR | NEXT_REG,
 181                 REG_READ_ADDR | NEXT_REG,
 182                 REG_READ_ADDR | NEXT_REG,
 183                 REG_READ_ADDR | NEXT_REG,
 184                 REG_READ_ADDR | NEXT_REG,
 185         };
 186         uint8_t result[6];
 187
 188         sigma_write(buf, sizeof(buf), devc);
 189
 190         sigma_read(result, sizeof(result), devc);
 191
 192         *triggerpos = result[0] | (result[1] << 8) | (result[2] << 16);
 193         *stoppos = result[3] | (result[4] << 8) | (result[5] << 16);
 194
 195         /* Not really sure why this must be done, but according to spec. */
 196         if ((--*stoppos & 0x1ff) == 0x1ff)
 197                 stoppos -= 64;
 198
 199         if ((*--triggerpos & 0x1ff) == 0x1ff)
 200                 triggerpos -= 64;
 201
 202         return 1;
 203 }
 204
 205 static int sigma_read_dram(uint16_t startchunk, size_t numchunks,
 206                            uint8_t *data, struct dev_context *devc)
 207 {
 208         size_t i;
 209         uint8_t buf[4096];
 210         int idx = 0;
 211
 212         /* Send the startchunk. Index start with 1. */
 213         buf[0] = startchunk >> 8;
 214         buf[1] = startchunk & 0xff;
 215         sigma_write_register(WRITE_MEMROW, buf, 2, devc);
 216
 217         /* Read the DRAM. */
 218         buf[idx++] = REG_DRAM_BLOCK;
 219         buf[idx++] = REG_DRAM_WAIT_ACK;
 220
 221         for (i = 0; i < numchunks; ++i) {
 222                 /* Alternate bit to copy from DRAM to cache. */
 223                 if (i != (numchunks - 1))
 224                         buf[idx++] = REG_DRAM_BLOCK | (((i + 1) % 2) << 4);
 225
 226                 buf[idx++] = REG_DRAM_BLOCK_DATA | ((i % 2) << 4);
 227
 228                 if (i != (numchunks - 1))
 229                         buf[idx++] = REG_DRAM_WAIT_ACK;
 230         }
 231
 232         sigma_write(buf, idx, devc);
 233
 234         return sigma_read(data, numchunks * CHUNK_SIZE, devc);
 235 }
 236
 237 /* Upload trigger look-up tables to Sigma. */
 238 static int sigma_write_trigger_lut(struct triggerlut *lut, struct dev_context *devc)
 239 {
 240         int i;
 241         uint8_t tmp[2];
 242         uint16_t bit;
 243
 244         /* Transpose the table and send to Sigma. */
 245         for (i = 0; i < 16; ++i) {
 246                 bit = 1 << i;
 247
 248                 tmp[0] = tmp[1] = 0;
 249
 250                 if (lut->m2d[0] & bit)
 251                         tmp[0] |= 0x01;
 252                 if (lut->m2d[1] & bit)
 253                         tmp[0] |= 0x02;
 254                 if (lut->m2d[2] & bit)
 255                         tmp[0] |= 0x04;
 256                 if (lut->m2d[3] & bit)
 257                         tmp[0] |= 0x08;
 258
 259                 if (lut->m3 & bit)
 260                         tmp[0] |= 0x10;
 261                 if (lut->m3s & bit)
 262                         tmp[0] |= 0x20;
 263                 if (lut->m4 & bit)
 264                         tmp[0] |= 0x40;
 265
 266                 if (lut->m0d[0] & bit)
 267                         tmp[1] |= 0x01;
 268                 if (lut->m0d[1] & bit)
 269                         tmp[1] |= 0x02;
 270                 if (lut->m0d[2] & bit)
 271                         tmp[1] |= 0x04;
 272                 if (lut->m0d[3] & bit)
 273                         tmp[1] |= 0x08;
 274
 275                 if (lut->m1d[0] & bit)
 276                         tmp[1] |= 0x10;
 277                 if (lut->m1d[1] & bit)
 278                         tmp[1] |= 0x20;
 279                 if (lut->m1d[2] & bit)
 280                         tmp[1] |= 0x40;
 281                 if (lut->m1d[3] & bit)
 282                         tmp[1] |= 0x80;
 283
 284                 sigma_write_register(WRITE_TRIGGER_SELECT0, tmp, sizeof(tmp),
 285                                      devc);
 286                 sigma_set_register(WRITE_TRIGGER_SELECT1, 0x30 | i, devc);
 287         }
 288
 289         /* Send the parameters */
 290         sigma_write_register(WRITE_TRIGGER_SELECT0, (uint8_t *) &lut->params,
 291                              sizeof(lut->params), devc);
 292
 293         return SR_OK;
 294 }
 295
 296 static void clear_helper(void *priv)
 297 {
 298         struct dev_context *devc;
 299
 300         devc = priv;
 301
 302         ftdi_deinit(&devc->ftdic);
 303 }
 304
 305 static int dev_clear(void)
 306 {
 307         return std_dev_clear(di, clear_helper);
 308 }
 309
 310 static int init(struct sr_context *sr_ctx)
 311 {
 312         return std_init(sr_ctx, di, LOG_PREFIX);
 313 }
 314
 315 static GSList *scan(GSList *options)
 316 {
 317         struct sr_dev_inst *sdi;
 318         struct sr_channel *ch;
 319         struct drv_context *drvc;
 320         struct dev_context *devc;
 321         GSList *devices;
 322         struct ftdi_device_list *devlist;
 323         char serial_txt[10];
 324         uint32_t serial;
 325         int ret;
 326         unsigned int i;
 327
 328         (void)options;
 329
 330         drvc = di->priv;
 331
 332         devices = NULL;
 333
 334         if (!(devc = g_try_malloc(sizeof(struct dev_context)))) {
 335                 sr_err("%s: devc malloc failed", __func__);
 336                 return NULL;
 337         }
 338
 339         ftdi_init(&devc->ftdic);
 340
 341         /* Look for SIGMAs. */
 342
 343         if ((ret = ftdi_usb_find_all(&devc->ftdic, &devlist,
 344             USB_VENDOR, USB_PRODUCT)) <= 0) {
 345                 if (ret < 0)
 346                         sr_err("ftdi_usb_find_all(): %d", ret);
 347                 goto free;
 348         }
 349
 350         /* Make sure it's a version 1 or 2 SIGMA. */
 351         ftdi_usb_get_strings(&devc->ftdic, devlist->dev, NULL, 0, NULL, 0,
 352                              serial_txt, sizeof(serial_txt));
 353         sscanf(serial_txt, "%x", &serial);
 354
 355         if (serial < 0xa6010000 || serial > 0xa602ffff) {
 356                 sr_err("Only SIGMA and SIGMA2 are supported "
 357                        "in this version of libsigrok.");
 358                 goto free;
 359         }
 360
 361         sr_info("Found ASIX SIGMA - Serial: %s", serial_txt);
 362
 363         devc->cur_samplerate = 0;
 364         devc->period_ps = 0;
 365         devc->limit_msec = 0;
 366         devc->cur_firmware = -1;
 367         devc->num_channels = 0;
 368         devc->samples_per_event = 0;
 369         devc->capture_ratio = 50;
 370         devc->use_triggers = 0;
 371
 372         /* Register SIGMA device. */
 373         if (!(sdi = sr_dev_inst_new(0, SR_ST_INITIALIZING, USB_VENDOR_NAME,
 374                                     USB_MODEL_NAME, NULL))) {
 375                 sr_err("%s: sdi was NULL", __func__);
 376                 goto free;
 377         }
 378         sdi->driver = di;
 379
 380         for (i = 0; i < ARRAY_SIZE(channel_names); i++) {
 381                 ch = sr_channel_new(i, SR_CHANNEL_LOGIC, TRUE,
 382                                     channel_names[i]);
 383                 if (!ch)
 384                         return NULL;
 385                 sdi->channels = g_slist_append(sdi->channels, ch);
 386         }
 387
 388         devices = g_slist_append(devices, sdi);
 389         drvc->instances = g_slist_append(drvc->instances, sdi);
 390         sdi->priv = devc;
 391
 392         /* We will open the device again when we need it. */
 393         ftdi_list_free(&devlist);
 394
 395         return devices;
 396
 397 free:
 398         ftdi_deinit(&devc->ftdic);
 399         g_free(devc);
 400         return NULL;
 401 }
 402
 403 static GSList *dev_list(void)
 404 {
 405         return ((struct drv_context *)(di->priv))->instances;
 406 }
 407
 408 /*
 409  * Configure the FPGA for bitbang mode.
 410  * This sequence is documented in section 2. of the ASIX Sigma programming
 411  * manual. This sequence is necessary to configure the FPGA in the Sigma
 412  * into Bitbang mode, in which it can be programmed with the firmware.
 413  */
 414 static int sigma_fpga_init_bitbang(struct dev_context *devc)
 415 {
 416         uint8_t suicide[] = {
 417                 0x84, 0x84, 0x88, 0x84, 0x88, 0x84, 0x88, 0x84,
 418         };
 419         uint8_t init_array[] = {
 420                 0x01, 0x03, 0x03, 0x01, 0x01, 0x01, 0x01, 0x01,
 421                 0x01, 0x01,
 422         };
 423         int i, ret, timeout = 10000;
 424         uint8_t data;
 425
 426         /* Section 2. part 1), do the FPGA suicide. */
 427         sigma_write(suicide, sizeof(suicide), devc);
 428         sigma_write(suicide, sizeof(suicide), devc);
 429         sigma_write(suicide, sizeof(suicide), devc);
 430         sigma_write(suicide, sizeof(suicide), devc);
 431
 432         /* Section 2. part 2), do pulse on D1. */
 433         sigma_write(init_array, sizeof(init_array), devc);
 434         ftdi_usb_purge_buffers(&devc->ftdic);
 435
 436         /* Wait until the FPGA asserts D6/INIT_B. */
 437         for (i = 0; i < timeout; i++) {
 438                 ret = sigma_read(&data, 1, devc);
 439                 if (ret < 0)
 440                         return ret;
 441                 /* Test if pin D6 got asserted. */
 442                 if (data & (1 << 5))
 443                         return 0;
 444                 /* The D6 was not asserted yet, wait a bit. */
 445                 usleep(10000);
 446         }
 447
 448         return SR_ERR_TIMEOUT;
 449 }
 450
 451 /*
 452  * Configure the FPGA for logic-analyzer mode.
 453  */
 454 static int sigma_fpga_init_la(struct dev_context *devc)
 455 {
 456         /* Initialize the logic analyzer mode. */
 457         uint8_t logic_mode_start[] = {
 458                 REG_ADDR_LOW  | (READ_ID & 0xf),
 459                 REG_ADDR_HIGH | (READ_ID >> 8),
 460                 REG_READ_ADDR,  /* Read ID register. */
 461
 462                 REG_ADDR_LOW | (WRITE_TEST & 0xf),
 463                 REG_DATA_LOW | 0x5,
 464                 REG_DATA_HIGH_WRITE | 0x5,
 465                 REG_READ_ADDR,  /* Read scratch register. */
 466
 467                 REG_DATA_LOW | 0xa,
 468                 REG_DATA_HIGH_WRITE | 0xa,
 469                 REG_READ_ADDR,  /* Read scratch register. */
 470
 471                 REG_ADDR_LOW | (WRITE_MODE & 0xf),
 472                 REG_DATA_LOW | 0x0,
 473                 REG_DATA_HIGH_WRITE | 0x8,
 474         };
 475
 476         uint8_t result[3];
 477         int ret;
 478
 479         /* Initialize the logic analyzer mode. */
 480         sigma_write(logic_mode_start, sizeof(logic_mode_start), devc);
 481
 482         /* Expect a 3 byte reply since we issued three READ requests. */
 483         ret = sigma_read(result, 3, devc);
 484         if (ret != 3)
 485                 goto err;
 486
 487         if (result[0] != 0xa6 || result[1] != 0x55 || result[2] != 0xaa)
 488                 goto err;
 489
 490         return SR_OK;
 491 err:
 492         sr_err("Configuration failed. Invalid reply received.");
 493         return SR_ERR;
 494 }
 495
 496 /*
 497  * Read the firmware from a file and transform it into a series of bitbang
 498  * pulses used to program the FPGA. Note that the *bb_cmd must be free()'d
 499  * by the caller of this function.
 500  */
 501 static int sigma_fw_2_bitbang(const char *filename,
 502                               uint8_t **bb_cmd, gsize *bb_cmd_size)
 503 {
 504         GMappedFile *file;
 505         GError *error;
 506         gsize i, file_size, bb_size;
 507         gchar *firmware;
 508         uint8_t *bb_stream, *bbs;
 509         uint32_t imm;
 510         int bit, v;
 511         int ret = SR_OK;
 512
 513         /*
 514          * Map the file and make the mapped buffer writable.
 515          * NOTE: Using writable=TRUE does _NOT_ mean that file that is mapped
 516          *       will be modified. It will not be modified until someone uses
 517          *       g_file_set_contents() on it.
 518          */
 519         error = NULL;
 520         file = g_mapped_file_new(filename, TRUE, &error);
 521         g_assert_no_error(error);
 522
 523         file_size = g_mapped_file_get_length(file);
 524         firmware = g_mapped_file_get_contents(file);
 525         g_assert(firmware);
 526
 527         /* Weird magic transformation below, I have no idea what it does. */
 528         imm = 0x3f6df2ab;
 529         for (i = 0; i < file_size; i++) {
 530                 imm = (imm + 0xa853753) % 177 + (imm * 0x8034052);
 531                 firmware[i] ^= imm & 0xff;
 532         }
 533
 534         /*
 535          * Now that the firmware is "transformed", we will transcribe the
 536          * firmware blob into a sequence of toggles of the Dx wires. This
 537          * sequence will be fed directly into the Sigma, which must be in
 538          * the FPGA bitbang programming mode.
 539          */
 540
 541         /* Each bit of firmware is transcribed as two toggles of Dx wires. */
 542         bb_size = file_size * 8 * 2;
 543         bb_stream = (uint8_t *)g_try_malloc(bb_size);
 544         if (!bb_stream) {
 545                 sr_err("%s: Failed to allocate bitbang stream", __func__);
 546                 ret = SR_ERR_MALLOC;
 547                 goto exit;
 548         }
 549
 550         bbs = bb_stream;
 551         for (i = 0; i < file_size; i++) {
 552                 for (bit = 7; bit >= 0; bit--) {
 553                         v = (firmware[i] & (1 << bit)) ? 0x40 : 0x00;
 554                         *bbs++ = v | 0x01;
 555                         *bbs++ = v;
 556                 }
 557         }
 558
 559         /* The transformation completed successfully, return the result. */
 560         *bb_cmd = bb_stream;
 561         *bb_cmd_size = bb_size;
 562
 563 exit:
 564         g_mapped_file_unref(file);
 565         return ret;
 566 }
 567
 568 static int upload_firmware(int firmware_idx, struct dev_context *devc)
 569 {
 570         int ret;
 571         unsigned char *buf;
 572         unsigned char pins;
 573         size_t buf_size;
 574         const char *firmware = sigma_firmware_files[firmware_idx];
 575         struct ftdi_context *ftdic = &devc->ftdic;
 576
 577         /* Make sure it's an ASIX SIGMA. */
 578         ret = ftdi_usb_open_desc(ftdic, USB_VENDOR, USB_PRODUCT,
 579                                  USB_DESCRIPTION, NULL);
 580         if (ret < 0) {
 581                 sr_err("ftdi_usb_open failed: %s",
 582                        ftdi_get_error_string(ftdic));
 583                 return 0;
 584         }
 585
 586         ret = ftdi_set_bitmode(ftdic, 0xdf, BITMODE_BITBANG);
 587         if (ret < 0) {
 588                 sr_err("ftdi_set_bitmode failed: %s",
 589                        ftdi_get_error_string(ftdic));
 590                 return 0;
 591         }
 592
 593         /* Four times the speed of sigmalogan - Works well. */
 594         ret = ftdi_set_baudrate(ftdic, 750000);
 595         if (ret < 0) {
 596                 sr_err("ftdi_set_baudrate failed: %s",
 597                        ftdi_get_error_string(ftdic));
 598                 return 0;
 599         }
 600
 601         /* Initialize the FPGA for firmware upload. */
 602         ret = sigma_fpga_init_bitbang(devc);
 603         if (ret)
 604                 return ret;
 605
 606         /* Prepare firmware. */
 607         ret = sigma_fw_2_bitbang(firmware, &buf, &buf_size);
 608         if (ret != SR_OK) {
 609                 sr_err("An error occured while reading the firmware: %s",
 610                        firmware);
 611                 return ret;
 612         }
 613
 614         /* Upload firmare. */
 615         sr_info("Uploading firmware file '%s'.", firmware);
 616         sigma_write(buf, buf_size, devc);
 617
 618         g_free(buf);
 619
 620         ret = ftdi_set_bitmode(ftdic, 0x00, BITMODE_RESET);
 621         if (ret < 0) {
 622                 sr_err("ftdi_set_bitmode failed: %s",
 623                        ftdi_get_error_string(ftdic));
 624                 return SR_ERR;
 625         }
 626
 627         ftdi_usb_purge_buffers(ftdic);
 628
 629         /* Discard garbage. */
 630         while (sigma_read(&pins, 1, devc) == 1)
 631                 ;
 632
 633         /* Initialize the FPGA for logic-analyzer mode. */
 634         ret = sigma_fpga_init_la(devc);
 635         if (ret != SR_OK)
 636                 return ret;
 637
 638         devc->cur_firmware = firmware_idx;
 639
 640         sr_info("Firmware uploaded.");
 641
 642         return SR_OK;
 643 }
 644
 645 static int dev_open(struct sr_dev_inst *sdi)
 646 {
 647         struct dev_context *devc;
 648         int ret;
 649
 650         devc = sdi->priv;
 651
 652         /* Make sure it's an ASIX SIGMA. */
 653         if ((ret = ftdi_usb_open_desc(&devc->ftdic,
 654                 USB_VENDOR, USB_PRODUCT, USB_DESCRIPTION, NULL)) < 0) {
 655
 656                 sr_err("ftdi_usb_open failed: %s",
 657                        ftdi_get_error_string(&devc->ftdic));
 658
 659                 return 0;
 660         }
 661
 662         sdi->status = SR_ST_ACTIVE;
 663
 664         return SR_OK;
 665 }
 666
 667 static int set_samplerate(const struct sr_dev_inst *sdi, uint64_t samplerate)
 668 {
 669         struct dev_context *devc;
 670         unsigned int i;
 671         int ret;
 672
 673         devc = sdi->priv;
 674         ret = SR_OK;
 675
 676         for (i = 0; i < ARRAY_SIZE(samplerates); i++) {
 677                 if (samplerates[i] == samplerate)
 678                         break;
 679         }
 680         if (samplerates[i] == 0)
 681                 return SR_ERR_SAMPLERATE;
 682
 683         if (samplerate <= SR_MHZ(50)) {
 684                 ret = upload_firmware(0, devc);
 685                 devc->num_channels = 16;
 686         }
 687         if (samplerate == SR_MHZ(100)) {
 688                 ret = upload_firmware(1, devc);
 689                 devc->num_channels = 8;
 690         }
 691         else if (samplerate == SR_MHZ(200)) {
 692                 ret = upload_firmware(2, devc);
 693                 devc->num_channels = 4;
 694         }
 695
 696         devc->cur_samplerate = samplerate;
 697         devc->period_ps = 1000000000000ULL / samplerate;
 698         devc->samples_per_event = 16 / devc->num_channels;
 699         devc->state.state = SIGMA_IDLE;
 700
 701         return ret;
 702 }
 703
 704 /*
 705  * In 100 and 200 MHz mode, only a single pin rising/falling can be
 706  * set as trigger. In other modes, two rising/falling triggers can be set,
 707  * in addition to value/mask trigger for any number of channels.
 708  *
 709  * The Sigma supports complex triggers using boolean expressions, but this
 710  * has not been implemented yet.
 711  */
 712 static int configure_channels(const struct sr_dev_inst *sdi)
 713 {
 714         struct dev_context *devc = sdi->priv;
 715         const struct sr_channel *ch;
 716         const GSList *l;
 717         int trigger_set = 0;
 718         int channelbit;
 719
 720         memset(&devc->trigger, 0, sizeof(struct sigma_trigger));
 721
 722         for (l = sdi->channels; l; l = l->next) {
 723                 ch = (struct sr_channel *)l->data;
 724                 channelbit = 1 << (ch->index);
 725
 726                 if (!ch->enabled || !ch->trigger)
 727                         continue;
 728
 729                 if (devc->cur_samplerate >= SR_MHZ(100)) {
 730                         /* Fast trigger support. */
 731                         if (trigger_set) {
 732                                 sr_err("Only a single pin trigger in 100 and "
 733                                        "200MHz mode is supported.");
 734                                 return SR_ERR;
 735                         }
 736                         if (ch->trigger[0] == 'f')
 737                                 devc->trigger.fallingmask |= channelbit;
 738                         else if (ch->trigger[0] == 'r')
 739                                 devc->trigger.risingmask |= channelbit;
 740                         else {
 741                                 sr_err("Only rising/falling trigger in 100 "
 742                                        "and 200MHz mode is supported.");
 743                                 return SR_ERR;
 744                         }
 745
 746                         ++trigger_set;
 747                 } else {
 748                         /* Simple trigger support (event). */
 749                         if (ch->trigger[0] == '1') {
 750                                 devc->trigger.simplevalue |= channelbit;
 751                                 devc->trigger.simplemask |= channelbit;
 752                         }
 753                         else if (ch->trigger[0] == '0') {
 754                                 devc->trigger.simplevalue &= ~channelbit;
 755                                 devc->trigger.simplemask |= channelbit;
 756                         }
 757                         else if (ch->trigger[0] == 'f') {
 758                                 devc->trigger.fallingmask |= channelbit;
 759                                 ++trigger_set;
 760                         }
 761                         else if (ch->trigger[0] == 'r') {
 762                                 devc->trigger.risingmask |= channelbit;
 763                                 ++trigger_set;
 764                         }
 765
 766                         /*
 767                          * Actually, Sigma supports 2 rising/falling triggers,
 768                          * but they are ORed and the current trigger syntax
 769                          * does not permit ORed triggers.
 770                          */
 771                         if (trigger_set > 1) {
 772                                 sr_err("Only 1 rising/falling trigger "
 773                                        "is supported.");
 774                                 return SR_ERR;
 775                         }
 776                 }
 777
 778                 if (trigger_set)
 779                         devc->use_triggers = 1;
 780         }
 781
 782         return SR_OK;
 783 }
 784
 785 static int dev_close(struct sr_dev_inst *sdi)
 786 {
 787         struct dev_context *devc;
 788
 789         devc = sdi->priv;
 790
 791         /* TODO */
 792         if (sdi->status == SR_ST_ACTIVE)
 793                 ftdi_usb_close(&devc->ftdic);
 794
 795         sdi->status = SR_ST_INACTIVE;
 796
 797         return SR_OK;
 798 }
 799
 800 static int cleanup(void)
 801 {
 802         return dev_clear();
 803 }
 804
 805 static int config_get(int id, GVariant **data, const struct sr_dev_inst *sdi,
 806                 const struct sr_channel_group *cg)
 807 {
 808         struct dev_context *devc;
 809
 810         (void)cg;
 811
 812         switch (id) {
 813         case SR_CONF_SAMPLERATE:
 814                 if (sdi) {
 815                         devc = sdi->priv;
 816                         *data = g_variant_new_uint64(devc->cur_samplerate);
 817                 } else
 818                         return SR_ERR;
 819                 break;
 820         default:
 821                 return SR_ERR_NA;
 822         }
 823
 824         return SR_OK;
 825 }
 826
 827 static int config_set(int id, GVariant *data, const struct sr_dev_inst *sdi,
 828                 const struct sr_channel_group *cg)
 829 {
 830         struct dev_context *devc;
 831         uint64_t num_samples;
 832         int ret = 0;
 833
 834         (void)cg;
 835
 836         if (sdi->status != SR_ST_ACTIVE)
 837                 return SR_ERR_DEV_CLOSED;
 838
 839         devc = sdi->priv;
 840
 841         switch (id) {
 842         case SR_CONF_SAMPLERATE:
 843                 ret = set_samplerate(sdi, g_variant_get_uint64(data));
 844                 break;
 845         case SR_CONF_LIMIT_MSEC:
 846                 devc->limit_msec = g_variant_get_uint64(data);
 847                 if (devc->limit_msec > 0)
 848                         ret = SR_OK;
 849                 else
 850                         ret = SR_ERR;
 851                 break;
 852         case SR_CONF_LIMIT_SAMPLES:
 853                 num_samples = g_variant_get_uint64(data);
 854                 devc->limit_msec = num_samples * 1000 / devc->cur_samplerate;
 855                 break;
 856         case SR_CONF_CAPTURE_RATIO:
 857                 devc->capture_ratio = g_variant_get_uint64(data);
 858                 if (devc->capture_ratio < 0 || devc->capture_ratio > 100)
 859                         ret = SR_ERR;
 860                 else
 861                         ret = SR_OK;
 862                 break;
 863         default:
 864                 ret = SR_ERR_NA;
 865         }
 866
 867         return ret;
 868 }
 869
 870 static int config_list(int key, GVariant **data, const struct sr_dev_inst *sdi,
 871                 const struct sr_channel_group *cg)
 872 {
 873         GVariant *gvar;
 874         GVariantBuilder gvb;
 875
 876         (void)sdi;
 877         (void)cg;
 878
 879         switch (key) {
 880         case SR_CONF_DEVICE_OPTIONS:
 881                 *data = g_variant_new_fixed_array(G_VARIANT_TYPE_INT32,
 882                                 hwcaps, ARRAY_SIZE(hwcaps), sizeof(int32_t));
 883                 break;
 884         case SR_CONF_SAMPLERATE:
 885                 g_variant_builder_init(&gvb, G_VARIANT_TYPE("a{sv}"));
 886                 gvar = g_variant_new_fixed_array(G_VARIANT_TYPE("t"), samplerates,
 887                                 ARRAY_SIZE(samplerates), sizeof(uint64_t));
 888                 g_variant_builder_add(&gvb, "{sv}", "samplerates", gvar);
 889                 *data = g_variant_builder_end(&gvb);
 890                 break;
 891         case SR_CONF_TRIGGER_TYPE:
 892                 *data = g_variant_new_string(TRIGGER_TYPE);
 893                 break;
 894         default:
 895                 return SR_ERR_NA;
 896         }
 897
 898         return SR_OK;
 899 }
 900
 901 /* Software trigger to determine exact trigger position. */
 902 static int get_trigger_offset(uint8_t *samples, uint16_t last_sample,
 903                               struct sigma_trigger *t)
 904 {
 905         int i;
 906         uint16_t sample = 0;
 907
 908         for (i = 0; i < 8; ++i) {
 909                 if (i > 0)
 910                         last_sample = sample;
 911                 sample = samples[2 * i] | (samples[2 * i + 1] << 8);
 912
 913                 /* Simple triggers. */
 914                 if ((sample & t->simplemask) != t->simplevalue)
 915                         continue;
 916
 917                 /* Rising edge. */
 918                 if (((last_sample & t->risingmask) != 0) ||
 919                     ((sample & t->risingmask) != t->risingmask))
 920                         continue;
 921
 922                 /* Falling edge. */
 923                 if ((last_sample & t->fallingmask) != t->fallingmask ||
 924                     (sample & t->fallingmask) != 0)
 925                         continue;
 926
 927                 break;
 928         }
 929
 930         /* If we did not match, return original trigger pos. */
 931         return i & 0x7;
 932 }
 933
 934
 935 /*
 936  * Return the timestamp of "DRAM cluster".
 937  */
 938 static uint16_t sigma_dram_cluster_ts(struct sigma_dram_cluster *cluster)
 939 {
 940         return (cluster->timestamp_hi << 8) | cluster->timestamp_lo;
 941 }
 942
 943 static void sigma_decode_dram_cluster(struct sigma_dram_cluster *dram_cluster,
 944                                       unsigned int events_in_cluster,
 945                                       struct sr_dev_inst *sdi)
 946 {
 947         struct dev_context *devc = sdi->priv;
 948         struct sigma_state *ss = &devc->state;
 949         struct sr_datafeed_packet packet;
 950         struct sr_datafeed_logic logic;
 951         uint16_t tsdiff, ts;
 952         uint8_t samples[2048];
 953         unsigned int i;
 954
 955         int triggerts = -1;
 956
 957         ts = sigma_dram_cluster_ts(dram_cluster);
 958         tsdiff = ts - ss->lastts;
 959         ss->lastts = ts;
 960
 961         packet.type = SR_DF_LOGIC;
 962         packet.payload = &logic;
 963         logic.unitsize = 2;
 964         logic.data = samples;
 965
 966         /*
 967          * First of all, send Sigrok a copy of the last sample from
 968          * previous cluster as many times as needed to make up for
 969          * the differential characteristics of data we get from the
 970          * Sigma. Sigrok needs one sample of data per period.
 971          *
 972          * One DRAM cluster contains a timestamp and seven samples,
 973          * the units of timestamp are "devc->period_ps" , the first
 974          * sample in the cluster happens at the time of the timestamp
 975          * and the remaining samples happen at timestamp +1...+6 .
 976          */
 977         for (ts = 0; ts < tsdiff - (EVENTS_PER_CLUSTER - 1); ts++) {
 978                 i = ts % 1024;
 979                 samples[2 * i + 0] = ss->lastsample & 0xff;
 980                 samples[2 * i + 1] = ss->lastsample >> 8;
 981
 982                 /*
 983                  * If we have 1024 samples ready or we're at the
 984                  * end of submitting the padding samples, submit
 985                  * the packet to Sigrok.
 986                  */
 987                 if ((i == 1023) || (ts == (tsdiff - EVENTS_PER_CLUSTER))) {
 988                         logic.length = (i + 1) * logic.unitsize;
 989                         sr_session_send(devc->cb_data, &packet);
 990                 }
 991         }
 992
 993         /*
 994          * Parse the samples in current cluster and prepare them
 995          * to be submitted to Sigrok.
 996          */
 997         for (i = 0; i < events_in_cluster; i++) {
 998                 samples[2 * i + 1] = dram_cluster->samples[i].sample_lo;
 999                 samples[2 * i + 0] = dram_cluster->samples[i].sample_hi;
1000         }
1001
1002         /* Send data up to trigger point (if triggered). */
1003         int trigger_offset = 0;
1004         if ((int)i == triggerts) {
1005                 /*
1006                  * Trigger is not always accurate to sample because of
1007                  * pipeline delay. However, it always triggers before
1008                  * the actual event. We therefore look at the next
1009                  * samples to pinpoint the exact position of the trigger.
1010                  */
1011                 trigger_offset = get_trigger_offset(samples,
1012                                         ss->lastsample, &devc->trigger);
1013
1014                 if (trigger_offset > 0) {
1015                         packet.type = SR_DF_LOGIC;
1016                         logic.length = trigger_offset * logic.unitsize;
1017                         sr_session_send(devc->cb_data, &packet);
1018                         events_in_cluster -= trigger_offset;
1019                 }
1020
1021                 /* Only send trigger if explicitly enabled. */
1022                 if (devc->use_triggers) {
1023                         packet.type = SR_DF_TRIGGER;
1024                         sr_session_send(devc->cb_data, &packet);
1025                 }
1026         }
1027
1028         if (events_in_cluster > 0) {
1029                 packet.type = SR_DF_LOGIC;
1030                 logic.length = events_in_cluster * logic.unitsize;
1031                 logic.data = samples + (trigger_offset * logic.unitsize);
1032                 sr_session_send(devc->cb_data, &packet);
1033         }
1034
1035         ss->lastsample =
1036                 samples[2 * (events_in_cluster - 1) + 0] |
1037                 (samples[2 * (events_in_cluster - 1) + 1] << 8);
1038
1039 }
1040
1041 /*
1042  * Decode chunk of 1024 bytes, 64 clusters, 7 events per cluster.
1043  * Each event is 20ns apart, and can contain multiple samples.
1044  *
1045  * For 200 MHz, events contain 4 samples for each channel, spread 5 ns apart.
1046  * For 100 MHz, events contain 2 samples for each channel, spread 10 ns apart.
1047  * For 50 MHz and below, events contain one sample for each channel,
1048  * spread 20 ns apart.
1049  */
1050 static int decode_chunk_ts(struct sigma_dram_line *dram_line, int triggerpos,
1051                            uint16_t events_in_line, void *cb_data)
1052 {
1053         struct sigma_dram_cluster *dram_cluster;
1054         struct sr_dev_inst *sdi = cb_data;
1055         struct dev_context *devc = sdi->priv;
1056         unsigned int clusters_in_line =
1057                 (events_in_line + (EVENTS_PER_CLUSTER - 1)) / EVENTS_PER_CLUSTER;
1058         unsigned int events_in_cluster;
1059         unsigned int i;
1060         int triggerts = -1;
1061
1062         /* Check if trigger is in this chunk. */
1063         if (triggerpos != -1) {
1064                 if (devc->cur_samplerate <= SR_MHZ(50))
1065                         triggerpos -= EVENTS_PER_CLUSTER - 1;
1066
1067                 if (triggerpos < 0)
1068                         triggerpos = 0;
1069
1070                 /* Find in which cluster the trigger occured. */
1071                 triggerts = triggerpos / EVENTS_PER_CLUSTER;
1072         }
1073
1074         /* For each full DRAM cluster. */
1075         for (i = 0; i < clusters_in_line; i++) {
1076                 dram_cluster = &dram_line->cluster[i];
1077
1078                 /* The last cluster might not be full. */
1079                 if ((i == clusters_in_line - 1) &&
1080                     (events_in_line % EVENTS_PER_CLUSTER)) {
1081                         events_in_cluster = events_in_line % EVENTS_PER_CLUSTER;
1082                 } else {
1083                         events_in_cluster = EVENTS_PER_CLUSTER;
1084                 }
1085
1086                 sigma_decode_dram_cluster(dram_cluster, events_in_cluster, sdi);
1087         }
1088
1089         return SR_OK;
1090 }
1091
1092 static int download_capture(struct sr_dev_inst *sdi)
1093 {
1094         struct dev_context *devc = sdi->priv;
1095         const int chunks_per_read = 32;
1096         struct sigma_dram_line *dram_line;
1097         int bufsz;
1098         uint32_t stoppos, triggerpos;
1099         struct sr_datafeed_packet packet;
1100         uint8_t modestatus;
1101
1102         uint32_t i;
1103         uint32_t dl_lines_total, dl_lines_curr, dl_lines_done;
1104         uint32_t dl_events_in_line = 64 * 7;
1105         uint32_t trg_line = ~0;
1106
1107         dram_line = g_try_malloc0(chunks_per_read * sizeof(*dram_line));
1108         if (!dram_line)
1109                 return FALSE;
1110
1111         sr_info("Downloading sample data.");
1112
1113         /* Stop acquisition. */
1114         sigma_set_register(WRITE_MODE, 0x11, devc);
1115
1116         /* Set SDRAM Read Enable. */
1117         sigma_set_register(WRITE_MODE, 0x02, devc);
1118
1119         /* Get the current position. */
1120         sigma_read_pos(&stoppos, &triggerpos, devc);
1121
1122         /* Check if trigger has fired. */
1123         modestatus = sigma_get_register(READ_MODE, devc);
1124         if (modestatus & 0x20)
1125                 trg_line = triggerpos >> 9;
1126
1127         /*
1128          * Determine how many 1024b "DRAM lines" do we need to read from the
1129          * Sigma so we have a complete set of samples. Note that the last
1130          * line can be only partial, containing less than 64 clusters.
1131          */
1132         dl_lines_total = (stoppos >> 9) + 1;
1133
1134         dl_lines_done = 0;
1135
1136         while (dl_lines_total > dl_lines_done) {
1137                 /* We can download only up-to 32 DRAM lines in one go! */
1138                 dl_lines_curr = MIN(chunks_per_read, dl_lines_total);
1139
1140                 bufsz = sigma_read_dram(dl_lines_done, dl_lines_curr,
1141                                         (uint8_t *)dram_line, devc);
1142                 /* TODO: Check bufsz. For now, just avoid compiler warnings. */
1143                 (void)bufsz;
1144
1145                 /* This is the first DRAM line, so find the initial timestamp. */
1146                 if (dl_lines_done == 0) {
1147                         devc->state.lastts =
1148                                 sigma_dram_cluster_ts(&dram_line[0].cluster[0]);
1149                         devc->state.lastsample = 0;
1150                 }
1151
1152                 for (i = 0; i < dl_lines_curr; i++) {
1153                         int trigger_line = -1;
1154                         /* The last "DRAM line" can be only partially full. */
1155                         if (dl_lines_done + i == dl_lines_total - 1)
1156                                 dl_events_in_line = stoppos & 0x1ff;
1157
1158                         /* Test if the trigger happened on this line. */
1159                         if (dl_lines_done + i == trg_line)
1160                                 trigger_line = trg_line;
1161
1162                         decode_chunk_ts(dram_line + i, trigger_line,
1163                                         dl_events_in_line, sdi);
1164                 }
1165
1166                 dl_lines_done += dl_lines_curr;
1167         }
1168
1169         /* All done. */
1170         packet.type = SR_DF_END;
1171         sr_session_send(sdi, &packet);
1172
1173         dev_acquisition_stop(sdi, sdi);
1174
1175         g_free(dram_line);
1176
1177         return TRUE;
1178 }
1179
1180 /*
1181  * Handle the Sigma when in CAPTURE mode. This function checks:
1182  * - Sampling time ended
1183  * - DRAM capacity overflow
1184  * This function triggers download of the samples from Sigma
1185  * in case either of the above conditions is true.
1186  */
1187 static int sigma_capture_mode(struct sr_dev_inst *sdi)
1188 {
1189         struct dev_context *devc = sdi->priv;
1190
1191         uint64_t running_msec;
1192         struct timeval tv;
1193
1194         uint32_t stoppos, triggerpos;
1195
1196         /* Check if the selected sampling duration passed. */
1197         gettimeofday(&tv, 0);
1198         running_msec = (tv.tv_sec - devc->start_tv.tv_sec) * 1000 +
1199                        (tv.tv_usec - devc->start_tv.tv_usec) / 1000;
1200         if (running_msec >= devc->limit_msec)
1201                 return download_capture(sdi);
1202
1203         /* Get the position in DRAM to which the FPGA is writing now. */
1204         sigma_read_pos(&stoppos, &triggerpos, devc);
1205         /* Test if DRAM is full and if so, download the data. */
1206         if ((stoppos >> 9) == 32767)
1207                 return download_capture(sdi);
1208
1209         return TRUE;
1210 }
1211
1212 static int receive_data(int fd, int revents, void *cb_data)
1213 {
1214         struct sr_dev_inst *sdi;
1215         struct dev_context *devc;
1216
1217         (void)fd;
1218         (void)revents;
1219
1220         sdi = cb_data;
1221         devc = sdi->priv;
1222
1223         if (devc->state.state == SIGMA_IDLE)
1224                 return TRUE;
1225
1226         if (devc->state.state == SIGMA_CAPTURE)
1227                 return sigma_capture_mode(sdi);
1228
1229         return TRUE;
1230 }
1231
1232 /* Build a LUT entry used by the trigger functions. */
1233 static void build_lut_entry(uint16_t value, uint16_t mask, uint16_t *entry)
1234 {
1235         int i, j, k, bit;
1236
1237         /* For each quad channel. */
1238         for (i = 0; i < 4; ++i) {
1239                 entry[i] = 0xffff;
1240
1241                 /* For each bit in LUT. */
1242                 for (j = 0; j < 16; ++j)
1243
1244                         /* For each channel in quad. */
1245                         for (k = 0; k < 4; ++k) {
1246                                 bit = 1 << (i * 4 + k);
1247
1248                                 /* Set bit in entry */
1249                                 if ((mask & bit) &&
1250                                     ((!(value & bit)) !=
1251                                     (!(j & (1 << k)))))
1252                                         entry[i] &= ~(1 << j);
1253                         }
1254         }
1255 }
1256
1257 /* Add a logical function to LUT mask. */
1258 static void add_trigger_function(enum triggerop oper, enum triggerfunc func,
1259                                  int index, int neg, uint16_t *mask)
1260 {
1261         int i, j;
1262         int x[2][2], tmp, a, b, aset, bset, rset;
1263
1264         memset(x, 0, 4 * sizeof(int));
1265
1266         /* Trigger detect condition. */
1267         switch (oper) {
1268         case OP_LEVEL:
1269                 x[0][1] = 1;
1270                 x[1][1] = 1;
1271                 break;
1272         case OP_NOT:
1273                 x[0][0] = 1;
1274                 x[1][0] = 1;
1275                 break;
1276         case OP_RISE:
1277                 x[0][1] = 1;
1278                 break;
1279         case OP_FALL:
1280                 x[1][0] = 1;
1281                 break;
1282         case OP_RISEFALL:
1283                 x[0][1] = 1;
1284                 x[1][0] = 1;
1285                 break;
1286         case OP_NOTRISE:
1287                 x[1][1] = 1;
1288                 x[0][0] = 1;
1289                 x[1][0] = 1;
1290                 break;
1291         case OP_NOTFALL:
1292                 x[1][1] = 1;
1293                 x[0][0] = 1;
1294                 x[0][1] = 1;
1295                 break;
1296         case OP_NOTRISEFALL:
1297                 x[1][1] = 1;
1298                 x[0][0] = 1;
1299                 break;
1300         }
1301
1302         /* Transpose if neg is set. */
1303         if (neg) {
1304                 for (i = 0; i < 2; ++i) {
1305                         for (j = 0; j < 2; ++j) {
1306                                 tmp = x[i][j];
1307                                 x[i][j] = x[1-i][1-j];
1308                                 x[1-i][1-j] = tmp;
1309                         }
1310                 }
1311         }
1312
1313         /* Update mask with function. */
1314         for (i = 0; i < 16; ++i) {
1315                 a = (i >> (2 * index + 0)) & 1;
1316                 b = (i >> (2 * index + 1)) & 1;
1317
1318                 aset = (*mask >> i) & 1;
1319                 bset = x[b][a];
1320
1321                 if (func == FUNC_AND || func == FUNC_NAND)
1322                         rset = aset & bset;
1323                 else if (func == FUNC_OR || func == FUNC_NOR)
1324                         rset = aset | bset;
1325                 else if (func == FUNC_XOR || func == FUNC_NXOR)
1326                         rset = aset ^ bset;
1327
1328                 if (func == FUNC_NAND || func == FUNC_NOR || func == FUNC_NXOR)
1329                         rset = !rset;
1330
1331                 *mask &= ~(1 << i);
1332
1333                 if (rset)
1334                         *mask |= 1 << i;
1335         }
1336 }
1337
1338 /*
1339  * Build trigger LUTs used by 50 MHz and lower sample rates for supporting
1340  * simple pin change and state triggers. Only two transitions (rise/fall) can be
1341  * set at any time, but a full mask and value can be set (0/1).
1342  */
1343 static int build_basic_trigger(struct triggerlut *lut, struct dev_context *devc)
1344 {
1345         int i,j;
1346         uint16_t masks[2] = { 0, 0 };
1347
1348         memset(lut, 0, sizeof(struct triggerlut));
1349
1350         /* Contant for simple triggers. */
1351         lut->m4 = 0xa000;
1352
1353         /* Value/mask trigger support. */
1354         build_lut_entry(devc->trigger.simplevalue, devc->trigger.simplemask,
1355                         lut->m2d);
1356
1357         /* Rise/fall trigger support. */
1358         for (i = 0, j = 0; i < 16; ++i) {
1359                 if (devc->trigger.risingmask & (1 << i) ||
1360                     devc->trigger.fallingmask & (1 << i))
1361                         masks[j++] = 1 << i;
1362         }
1363
1364         build_lut_entry(masks[0], masks[0], lut->m0d);
1365         build_lut_entry(masks[1], masks[1], lut->m1d);
1366
1367         /* Add glue logic */
1368         if (masks[0] || masks[1]) {
1369                 /* Transition trigger. */
1370                 if (masks[0] & devc->trigger.risingmask)
1371                         add_trigger_function(OP_RISE, FUNC_OR, 0, 0, &lut->m3);
1372                 if (masks[0] & devc->trigger.fallingmask)
1373                         add_trigger_function(OP_FALL, FUNC_OR, 0, 0, &lut->m3);
1374                 if (masks[1] & devc->trigger.risingmask)
1375                         add_trigger_function(OP_RISE, FUNC_OR, 1, 0, &lut->m3);
1376                 if (masks[1] & devc->trigger.fallingmask)
1377                         add_trigger_function(OP_FALL, FUNC_OR, 1, 0, &lut->m3);
1378         } else {
1379                 /* Only value/mask trigger. */
1380                 lut->m3 = 0xffff;
1381         }
1382
1383         /* Triggertype: event. */
1384         lut->params.selres = 3;
1385
1386         return SR_OK;
1387 }
1388
1389 static int dev_acquisition_start(const struct sr_dev_inst *sdi, void *cb_data)
1390 {
1391         struct dev_context *devc;
1392         struct clockselect_50 clockselect;
1393         int frac, triggerpin, ret;
1394         uint8_t triggerselect = 0;
1395         struct triggerinout triggerinout_conf;
1396         struct triggerlut lut;
1397
1398         if (sdi->status != SR_ST_ACTIVE)
1399                 return SR_ERR_DEV_CLOSED;
1400
1401         devc = sdi->priv;
1402
1403         if (configure_channels(sdi) != SR_OK) {
1404                 sr_err("Failed to configure channels.");
1405                 return SR_ERR;
1406         }
1407
1408         /* If the samplerate has not been set, default to 200 kHz. */
1409         if (devc->cur_firmware == -1) {
1410                 if ((ret = set_samplerate(sdi, SR_KHZ(200))) != SR_OK)
1411                         return ret;
1412         }
1413
1414         /* Enter trigger programming mode. */
1415         sigma_set_register(WRITE_TRIGGER_SELECT1, 0x20, devc);
1416
1417         /* 100 and 200 MHz mode. */
1418         if (devc->cur_samplerate >= SR_MHZ(100)) {
1419                 sigma_set_register(WRITE_TRIGGER_SELECT1, 0x81, devc);
1420
1421                 /* Find which pin to trigger on from mask. */
1422                 for (triggerpin = 0; triggerpin < 8; ++triggerpin)
1423                         if ((devc->trigger.risingmask | devc->trigger.fallingmask) &
1424                             (1 << triggerpin))
1425                                 break;
1426
1427                 /* Set trigger pin and light LED on trigger. */
1428                 triggerselect = (1 << LEDSEL1) | (triggerpin & 0x7);
1429
1430                 /* Default rising edge. */
1431                 if (devc->trigger.fallingmask)
1432                         triggerselect |= 1 << 3;
1433
1434         /* All other modes. */
1435         } else if (devc->cur_samplerate <= SR_MHZ(50)) {
1436                 build_basic_trigger(&lut, devc);
1437
1438                 sigma_write_trigger_lut(&lut, devc);
1439
1440                 triggerselect = (1 << LEDSEL1) | (1 << LEDSEL0);
1441         }
1442
1443         /* Setup trigger in and out pins to default values. */
1444         memset(&triggerinout_conf, 0, sizeof(struct triggerinout));
1445         triggerinout_conf.trgout_bytrigger = 1;
1446         triggerinout_conf.trgout_enable = 1;
1447
1448         sigma_write_register(WRITE_TRIGGER_OPTION,
1449                              (uint8_t *) &triggerinout_conf,
1450                              sizeof(struct triggerinout), devc);
1451
1452         /* Go back to normal mode. */
1453         sigma_set_register(WRITE_TRIGGER_SELECT1, triggerselect, devc);
1454
1455         /* Set clock select register. */
1456         if (devc->cur_samplerate == SR_MHZ(200))
1457                 /* Enable 4 channels. */
1458                 sigma_set_register(WRITE_CLOCK_SELECT, 0xf0, devc);
1459         else if (devc->cur_samplerate == SR_MHZ(100))
1460                 /* Enable 8 channels. */
1461                 sigma_set_register(WRITE_CLOCK_SELECT, 0x00, devc);
1462         else {
1463                 /*
1464                  * 50 MHz mode (or fraction thereof). Any fraction down to
1465                  * 50 MHz / 256 can be used, but is not supported by sigrok API.
1466                  */
1467                 frac = SR_MHZ(50) / devc->cur_samplerate - 1;
1468
1469                 clockselect.async = 0;
1470                 clockselect.fraction = frac;
1471                 clockselect.disabled_channels = 0;
1472
1473                 sigma_write_register(WRITE_CLOCK_SELECT,
1474                                      (uint8_t *) &clockselect,
1475                                      sizeof(clockselect), devc);
1476         }
1477
1478         /* Setup maximum post trigger time. */
1479         sigma_set_register(WRITE_POST_TRIGGER,
1480                            (devc->capture_ratio * 255) / 100, devc);
1481
1482         /* Start acqusition. */
1483         gettimeofday(&devc->start_tv, 0);
1484         sigma_set_register(WRITE_MODE, 0x0d, devc);
1485
1486         devc->cb_data = cb_data;
1487
1488         /* Send header packet to the session bus. */
1489         std_session_send_df_header(cb_data, LOG_PREFIX);
1490
1491         /* Add capture source. */
1492         sr_source_add(0, G_IO_IN, 10, receive_data, (void *)sdi);
1493
1494         devc->state.state = SIGMA_CAPTURE;
1495
1496         return SR_OK;
1497 }
1498
1499 static int dev_acquisition_stop(struct sr_dev_inst *sdi, void *cb_data)
1500 {
1501         struct dev_context *devc;
1502
1503         (void)cb_data;
1504
1505         devc = sdi->priv;
1506         devc->state.state = SIGMA_IDLE;
1507
1508         sr_source_remove(0);
1509
1510         return SR_OK;
1511 }
1512
1513 SR_PRIV struct sr_dev_driver asix_sigma_driver_info = {
1514         .name = "asix-sigma",
1515         .longname = "ASIX SIGMA/SIGMA2",
1516         .api_version = 1,
1517         .init = init,
1518         .cleanup = cleanup,
1519         .scan = scan,
1520         .dev_list = dev_list,
1521         .dev_clear = dev_clear,
1522         .config_get = config_get,
1523         .config_set = config_set,
1524         .config_list = config_list,
1525         .dev_open = dev_open,
1526         .dev_close = dev_close,
1527         .dev_acquisition_start = dev_acquisition_start,
1528         .dev_acquisition_stop = dev_acquisition_stop,
1529         .priv = NULL,
1530 };