add incomplete DF_ANALOG support to output_gnuplot.c

RAW->Voltage conversion is not implemented yet, its hardcoded for
signed 16bit conversion.

add a sine wave to demo.c

reduce analog_sample sizes.

To save resources, reduce the max ADC resolution and max probes
per device. Just increase when needed.

Soft limit: 256 probes, 16bit adc
Hard limit: 2^64 probes, 64 bit adc

change demo.c to output analog packets

You need to #define DEMO_ANALOG to generate DF_ANALOG packets.

change output_text.c to support analog

Only the "bits" output format was converted.
Analog values, are scaled down to A-Z letters.

introduce analog_sample datafeed packet

These structs define the packet format used to exchange data using
the DF_ANALOG packet type.

make output_analog.c = output_text.c

Install an empty firmware/ directory.

This reduces the hassle for the users (and distro packages) a bit, you
only need to copy files into there now.

lib headers: Add 'extern "C"' for C++ usage.

Re-enable stuff we temporarily disabled for 0.1.

Disable Link Instruments MSO-19 for 0.1.

demo: Small indentation fix.

Demo: Obery samplerate and fix race condition.

disable MSO-19 specific stuff for 0.1 release

Don't install libs and headers in the 0.1 release.

The library APIs are not yet usable or finalized, so don't expose the
libs for now. Instead, only install sigrok-cli, the manpages, and
the decoders.

Move more non-public headers to sigrok-internal.h.

Fix compiler warning.

output_vcd: Make timestamp work on 32-bit machine.

Sigma: Update set_configuration to reflect API.

Sigma: Set default samplerate to 200 KHz.

Sigma: Only send trigger packet if enabled.

The Sigma hardware emits a default trigger event.

Sigma: Never send empty packets.

output_text: Mark trigger at correct position.

ASCII output does not separate groups of samples with
and must be handled separately.

output_text: Fix ASCII edge case.

output_text: Add ASCII output.

demo driver: support time limit

refuse to set sample limit under 4 (protocol can't handle it)

also a bit of whitespace mangling.

output_vcd: Emit timestamps as time, not sample num.

output_vcd: Remember samples between packets.

Fixes two bugs in vcd output:
1) Waveform did not match original input when viewed in gtkwave.
2) No vcd output when using 1 MHz sampling on Sigma.

Sigma: Support for decoding partial chunks.

Samples are stored in chunks and the last samples do not fill up
a complete chunk. This patch adds support for decoding partial
chunks.

Fix warnings.

demo: Use GIOChannels, makes it work on MinGW.

clean up output_vcd module

use self-expanding strings, better standards conformance

Sigma: Limit number of edge triggers to 1.

Actually, Sigma supports 2 rising/falling triggers,
but they are ORed and the current trigger syntax
does not permit ORed triggers.

Sigma: Download samples from partial chunks.

Initial support for the OLS output format.

This is the file format for the OpenBench Logic Sniffer "Alternative" client.
Details: https://github.com/jawi/ols/wiki/OLS-data-file-format

This is work-in-progress.
Currently the number of samples is hardcoded to 10000. Also, this will
require a real logic analyzer as input at the moment, and will not yet
work with the "demo" driver.

output_text: Allocate more memory for output

The trigger line was forgotten. Allocate 512 bytes extra.

Sigma: Move sigma state to device specific struct

Thanks to Daniel Ribeiro for contributing this patch. Some
modifications were done.

Not tested on multiple Sigmas, because of lack of hardware.

output_text: Allocate enough memory for output

Drop unused debug.c.

Even if we'd use it, it probably belongs into the frontend, not libsigrok.

Cosmetics.

sigrok-proto.h: Sort the prototypes, fix comments.

Start moving private stuff to sigrok-internal.h.

This is work-in-progress, unfinished.

fix hex output

Slightly more consistent #include-guard naming.

added example code for generating a stored pattern

Sigma: Check state in hw_closedev

If the device is closed without previously running hw_openedev
the driver crashes (happens in cleanup). This patch checks
if the device has been opened.

demo: Cosmetics, constify.

cleaned up demo driver

removed unused samplerate
added patternmode (random and incremental)

add new HWCAP patternmode

Cosmetics for the -D output.

Whitespace and consistency fixes.

Also, drop a <poll.h> #include. It's unused anyway, and breaks the build
on MinGW/Windows as there is no poll.h there.

make output modules a bit more crashproof

the event handler in output modules is now optional.

use us instead of µs in periods (VCD can't handle it)

MinGW/Windows: Serial port portability fixes.

Add serial_read()/serial_write() which have different implementations on
MinGW/Windows.

Add some more error code handling and documentation.

add ontinuous mode for demo driver

fully implement input_binary module

code cleanup

configure: Add --enable-demo option.

MinGW: Quickfix to make serial.c/ols.c compile.

Note: It does NOT actually work, yet, it only compiles!

cli: support --continuous option for continuous sampling

Cosmetics, whitespace, consistency fixes.

demo: Add missing copyright line.

Merge branch 'master' of git://sigrok.git.sourceforge.net/gitroot/sigrok/sigrok

Add incomplete mso-19 plugin

* Both Analog and Logic capture works.
* Analog values are raw ADC, still useless.
* Triggers aren't implemented.
* Pattern Generator not implemented.
* Everything is broken. :)

Add HZ_TO_NS macro

update plugins and cli to use new DF_HEADER

Support for analog probes

Add a field to the probe struct to store the probe type.
Change DF_HEADER to report the quantity of each type of probe.

serial.c: fix parity != none

The flag write was wrong

finish split of sigrok.h

split off prototypes into their own header file

cli: new option to list output modules

Merge branch 'master' of git://sigrok.git.sourceforge.net/gitroot/sigrok/sigrok

Finish serial_set_params implementation

Adds the most common baud rates and support bits, parity, stopbits
and flocontrol settings.

Merge branch 'master' of git://sigrok.git.sourceforge.net/gitroot/sigrok/sigrok

output_analog: allow samples per line arg (default analog10)

Finish serial_set_params implementation

Adds the most common baud rates and support bits, parity, stopbits
and flocontrol settings.

add DF_ANALOG, and an analog output module

Samples in DF_ANALOG packets are fixed in length to sizeof(double).

output modules now register the DF type they can use

Add a per-instance pointer storage for hardware plugins.

We need this to properly support more than one device connected
at the same time.

Add ARRAY_AND_SIZE macro

Just a handy macro

change all DF_LOGIC* to a single DF_LOGIC type

The datafeed packet has a new field 'unitsize' to denote the number of
bytes per sample in the payload.

Only build specific source files if needed.

Only build hardware drivers if they're enabled.

demo driver: Small cleanups, error handling.

Make the demo driver work.

When initialized, the driver starts a thread that generates signal data.
This data is written to a pipe (write file descriptor).
The other end of the pipe (read file descriptor), is connected to the
main polling code, like any other driver.

Note: This patch adds a new dependency on libgthread.

At the moment, you can list the driver's device:

$ ./cli/sigrok-cli -D
The following devices were found:
ID  Device
0   Sigrok project Demo Driver v1.0 with 8 probes

And use it for random signal generation:

$ /opt/sigrok/bin/sigrok-cli -d 0 --samples 50 -f bits -p 1-8
sigrok 0.1pre2
Acquisition with 8/8 probes at 0 Hz
1:10111100 11010110 00001011 00011110 00111010 11110100 10
2:11010110 00111111 01001010 11111101 11010011 00010010 11
3:11000101 01000001 10100011 10100100 10110000 11110011 00
4:00100111 11110100 10011101 01100111 00100101 01001110 10
5:00011100 00101100 10111000 11001101 01011101 01011011 01
6:10110101 10111110 10010110 10111000 11011010 10000100 11
7:11111111 01001111 11110110 11010010 10000101 01001111 00
8:01000101 01111110 01010111 00000111 00010010 00000101 11

The next step is to make demo driver customisable (per-probe signal clock,
reference sample signals : serial, I2C, CAN...).

Thanks Olivier Fauchon <redacted> for the patch.

fix buffer size, various error checks

add sigrok_period_string(), MAX_NUM_PROBES

Fix two more compiler warnings noticed on amd64.

Fix out-of-tree build.

Use libtool "noinst" local helper libs and use one Makefile.am per
subdir, which is the usual/preferred method. These helper libraries are
purely local and will not be installed.

This also fixes out-of-tree builds of sigrok, i.e. building in a
directory other than the sigrok source directory, e.g.

 $ cd /home/user
 $ git clone ...sigrok
 $ cd sigrok
 $ ./autogen.sh
 $ mkdir /tmp/foo
 $ cd /tmp/foo
 $ /home/user/sigrok/configure
 $ make
 $ make install

This will place all build results (.o files, .la files, etc) in the
local build directory (/tmp/foo) instead of the source directory
(/home/user/sigrok in this example). The installation directory is
selected via the --prefix configure option (/usr/local per default).

Cosmetics, whitespace, simplifications.

Reduce code nesting a bit, constify some strings.

Initial, unfinished demo/simulation hardware driver.

proper fix for output_text corner cases
limit probe names to 32 chars

consistent debug msgs, rename sump to ols

fix corner cases/memory management (cli->text out)

don't turn on/off libusb debugging

oops, fix serial_flush()

add serial_flush()

increase length of datafeed packets to uint64_t

don't push configuration to device until acq time