hardware/asix-sigma/asix-sigma.c

   1 /*
   2  * This file is part of the libsigrok project.
   3  *
   4  * Copyright (C) 2010-2012 Håvard Espeland <gus@ping.uio.no>,
   5  * Copyright (C) 2010 Martin Stensgård <mastensg@ping.uio.no>
   6  * Copyright (C) 2010 Carl Henrik Lunde <chlunde@ping.uio.no>
   7  *
   8  * This program is free software: you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation, either version 3 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  20  */
  21
  22 /*
  23  * ASIX SIGMA/SIGMA2 logic analyzer driver
  24  */
  25
  26 #include <glib.h>
  27 #include <glib/gstdio.h>
  28 #include <ftdi.h>
  29 #include <string.h>
  30 #include "libsigrok.h"
  31 #include "libsigrok-internal.h"
  32 #include "asix-sigma.h"
  33
  34 #define USB_VENDOR                      0xa600
  35 #define USB_PRODUCT                     0xa000
  36 #define USB_DESCRIPTION                 "ASIX SIGMA"
  37 #define USB_VENDOR_NAME                 "ASIX"
  38 #define USB_MODEL_NAME                  "SIGMA"
  39 #define TRIGGER_TYPE                    "rf10"
  40
  41 SR_PRIV struct sr_dev_driver asix_sigma_driver_info;
  42 static struct sr_dev_driver *di = &asix_sigma_driver_info;
  43 static int dev_acquisition_stop(struct sr_dev_inst *sdi, void *cb_data);
  44
  45 /*
  46  * The ASIX Sigma supports arbitrary integer frequency divider in
  47  * the 50MHz mode. The divider is in range 1...256 , allowing for
  48  * very precise sampling rate selection. This driver supports only
  49  * a subset of the sampling rates.
  50  */
  51 static const uint64_t samplerates[] = {
  52         SR_KHZ(200),    /* div=250 */
  53         SR_KHZ(250),    /* div=200 */
  54         SR_KHZ(500),    /* div=100 */
  55         SR_MHZ(1),      /* div=50  */
  56         SR_MHZ(5),      /* div=10  */
  57         SR_MHZ(10),     /* div=5   */
  58         SR_MHZ(25),     /* div=2   */
  59         SR_MHZ(50),     /* div=1   */
  60         SR_MHZ(100),    /* Special FW needed */
  61         SR_MHZ(200),    /* Special FW needed */
  62 };
  63
  64 /*
  65  * Channel numbers seem to go from 1-16, according to this image:
  66  * http://tools.asix.net/img/sigma_sigmacab_pins_720.jpg
  67  * (the cable has two additional GND pins, and a TI and TO pin)
  68  */
  69 static const char *channel_names[] = {
  70         "1", "2", "3", "4", "5", "6", "7", "8",
  71         "9", "10", "11", "12", "13", "14", "15", "16",
  72 };
  73
  74 static const int32_t hwcaps[] = {
  75         SR_CONF_LOGIC_ANALYZER,
  76         SR_CONF_SAMPLERATE,
  77         SR_CONF_TRIGGER_TYPE,
  78         SR_CONF_CAPTURE_RATIO,
  79         SR_CONF_LIMIT_MSEC,
  80         SR_CONF_LIMIT_SAMPLES,
  81 };
  82
  83 /* Initialize the logic analyzer mode. */
  84 static uint8_t logic_mode_start[] = {
  85         0x00, 0x40, 0x0f, 0x25, 0x35, 0x40,
  86         0x2a, 0x3a, 0x40, 0x03, 0x20, 0x38,
  87 };
  88
  89 static const char *sigma_firmware_files[] = {
  90         /* 50 MHz, supports 8 bit fractions */
  91         FIRMWARE_DIR "/asix-sigma-50.fw",
  92         /* 100 MHz */
  93         FIRMWARE_DIR "/asix-sigma-100.fw",
  94         /* 200 MHz */
  95         FIRMWARE_DIR "/asix-sigma-200.fw",
  96         /* Synchronous clock from pin */
  97         FIRMWARE_DIR "/asix-sigma-50sync.fw",
  98         /* Frequency counter */
  99         FIRMWARE_DIR "/asix-sigma-phasor.fw",
 100 };
 101
 102 static int sigma_read(void *buf, size_t size, struct dev_context *devc)
 103 {
 104         int ret;
 105
 106         ret = ftdi_read_data(&devc->ftdic, (unsigned char *)buf, size);
 107         if (ret < 0) {
 108                 sr_err("ftdi_read_data failed: %s",
 109                        ftdi_get_error_string(&devc->ftdic));
 110         }
 111
 112         return ret;
 113 }
 114
 115 static int sigma_write(void *buf, size_t size, struct dev_context *devc)
 116 {
 117         int ret;
 118
 119         ret = ftdi_write_data(&devc->ftdic, (unsigned char *)buf, size);
 120         if (ret < 0) {
 121                 sr_err("ftdi_write_data failed: %s",
 122                        ftdi_get_error_string(&devc->ftdic));
 123         } else if ((size_t) ret != size) {
 124                 sr_err("ftdi_write_data did not complete write.");
 125         }
 126
 127         return ret;
 128 }
 129
 130 static int sigma_write_register(uint8_t reg, uint8_t *data, size_t len,
 131                                 struct dev_context *devc)
 132 {
 133         size_t i;
 134         uint8_t buf[len + 2];
 135         int idx = 0;
 136
 137         buf[idx++] = REG_ADDR_LOW | (reg & 0xf);
 138         buf[idx++] = REG_ADDR_HIGH | (reg >> 4);
 139
 140         for (i = 0; i < len; ++i) {
 141                 buf[idx++] = REG_DATA_LOW | (data[i] & 0xf);
 142                 buf[idx++] = REG_DATA_HIGH_WRITE | (data[i] >> 4);
 143         }
 144
 145         return sigma_write(buf, idx, devc);
 146 }
 147
 148 static int sigma_set_register(uint8_t reg, uint8_t value, struct dev_context *devc)
 149 {
 150         return sigma_write_register(reg, &value, 1, devc);
 151 }
 152
 153 static int sigma_read_register(uint8_t reg, uint8_t *data, size_t len,
 154                                struct dev_context *devc)
 155 {
 156         uint8_t buf[3];
 157
 158         buf[0] = REG_ADDR_LOW | (reg & 0xf);
 159         buf[1] = REG_ADDR_HIGH | (reg >> 4);
 160         buf[2] = REG_READ_ADDR;
 161
 162         sigma_write(buf, sizeof(buf), devc);
 163
 164         return sigma_read(data, len, devc);
 165 }
 166
 167 static uint8_t sigma_get_register(uint8_t reg, struct dev_context *devc)
 168 {
 169         uint8_t value;
 170
 171         if (1 != sigma_read_register(reg, &value, 1, devc)) {
 172                 sr_err("sigma_get_register: 1 byte expected");
 173                 return 0;
 174         }
 175
 176         return value;
 177 }
 178
 179 static int sigma_read_pos(uint32_t *stoppos, uint32_t *triggerpos,
 180                           struct dev_context *devc)
 181 {
 182         uint8_t buf[] = {
 183                 REG_ADDR_LOW | READ_TRIGGER_POS_LOW,
 184
 185                 REG_READ_ADDR | NEXT_REG,
 186                 REG_READ_ADDR | NEXT_REG,
 187                 REG_READ_ADDR | NEXT_REG,
 188                 REG_READ_ADDR | NEXT_REG,
 189                 REG_READ_ADDR | NEXT_REG,
 190                 REG_READ_ADDR | NEXT_REG,
 191         };
 192         uint8_t result[6];
 193
 194         sigma_write(buf, sizeof(buf), devc);
 195
 196         sigma_read(result, sizeof(result), devc);
 197
 198         *triggerpos = result[0] | (result[1] << 8) | (result[2] << 16);
 199         *stoppos = result[3] | (result[4] << 8) | (result[5] << 16);
 200
 201         /* Not really sure why this must be done, but according to spec. */
 202         if ((--*stoppos & 0x1ff) == 0x1ff)
 203                 stoppos -= 64;
 204
 205         if ((*--triggerpos & 0x1ff) == 0x1ff)
 206                 triggerpos -= 64;
 207
 208         return 1;
 209 }
 210
 211 static int sigma_read_dram(uint16_t startchunk, size_t numchunks,
 212                            uint8_t *data, struct dev_context *devc)
 213 {
 214         size_t i;
 215         uint8_t buf[4096];
 216         int idx = 0;
 217
 218         /* Send the startchunk. Index start with 1. */
 219         buf[0] = startchunk >> 8;
 220         buf[1] = startchunk & 0xff;
 221         sigma_write_register(WRITE_MEMROW, buf, 2, devc);
 222
 223         /* Read the DRAM. */
 224         buf[idx++] = REG_DRAM_BLOCK;
 225         buf[idx++] = REG_DRAM_WAIT_ACK;
 226
 227         for (i = 0; i < numchunks; ++i) {
 228                 /* Alternate bit to copy from DRAM to cache. */
 229                 if (i != (numchunks - 1))
 230                         buf[idx++] = REG_DRAM_BLOCK | (((i + 1) % 2) << 4);
 231
 232                 buf[idx++] = REG_DRAM_BLOCK_DATA | ((i % 2) << 4);
 233
 234                 if (i != (numchunks - 1))
 235                         buf[idx++] = REG_DRAM_WAIT_ACK;
 236         }
 237
 238         sigma_write(buf, idx, devc);
 239
 240         return sigma_read(data, numchunks * CHUNK_SIZE, devc);
 241 }
 242
 243 /* Upload trigger look-up tables to Sigma. */
 244 static int sigma_write_trigger_lut(struct triggerlut *lut, struct dev_context *devc)
 245 {
 246         int i;
 247         uint8_t tmp[2];
 248         uint16_t bit;
 249
 250         /* Transpose the table and send to Sigma. */
 251         for (i = 0; i < 16; ++i) {
 252                 bit = 1 << i;
 253
 254                 tmp[0] = tmp[1] = 0;
 255
 256                 if (lut->m2d[0] & bit)
 257                         tmp[0] |= 0x01;
 258                 if (lut->m2d[1] & bit)
 259                         tmp[0] |= 0x02;
 260                 if (lut->m2d[2] & bit)
 261                         tmp[0] |= 0x04;
 262                 if (lut->m2d[3] & bit)
 263                         tmp[0] |= 0x08;
 264
 265                 if (lut->m3 & bit)
 266                         tmp[0] |= 0x10;
 267                 if (lut->m3s & bit)
 268                         tmp[0] |= 0x20;
 269                 if (lut->m4 & bit)
 270                         tmp[0] |= 0x40;
 271
 272                 if (lut->m0d[0] & bit)
 273                         tmp[1] |= 0x01;
 274                 if (lut->m0d[1] & bit)
 275                         tmp[1] |= 0x02;
 276                 if (lut->m0d[2] & bit)
 277                         tmp[1] |= 0x04;
 278                 if (lut->m0d[3] & bit)
 279                         tmp[1] |= 0x08;
 280
 281                 if (lut->m1d[0] & bit)
 282                         tmp[1] |= 0x10;
 283                 if (lut->m1d[1] & bit)
 284                         tmp[1] |= 0x20;
 285                 if (lut->m1d[2] & bit)
 286                         tmp[1] |= 0x40;
 287                 if (lut->m1d[3] & bit)
 288                         tmp[1] |= 0x80;
 289
 290                 sigma_write_register(WRITE_TRIGGER_SELECT0, tmp, sizeof(tmp),
 291                                      devc);
 292                 sigma_set_register(WRITE_TRIGGER_SELECT1, 0x30 | i, devc);
 293         }
 294
 295         /* Send the parameters */
 296         sigma_write_register(WRITE_TRIGGER_SELECT0, (uint8_t *) &lut->params,
 297                              sizeof(lut->params), devc);
 298
 299         return SR_OK;
 300 }
 301
 302 /* Generate the bitbang stream for programming the FPGA. */
 303 static int bin2bitbang(const char *filename,
 304                        unsigned char **buf, size_t *buf_size)
 305 {
 306         FILE *f;
 307         unsigned long file_size;
 308         unsigned long offset = 0;
 309         unsigned char *p;
 310         uint8_t *firmware;
 311         unsigned long fwsize = 0;
 312         const int buffer_size = 65536;
 313         size_t i;
 314         int c, bit, v;
 315         uint32_t imm = 0x3f6df2ab;
 316
 317         f = g_fopen(filename, "rb");
 318         if (!f) {
 319                 sr_err("g_fopen(\"%s\", \"rb\")", filename);
 320                 return SR_ERR;
 321         }
 322
 323         if (-1 == fseek(f, 0, SEEK_END)) {
 324                 sr_err("fseek on %s failed", filename);
 325                 fclose(f);
 326                 return SR_ERR;
 327         }
 328
 329         file_size = ftell(f);
 330
 331         fseek(f, 0, SEEK_SET);
 332
 333         if (!(firmware = g_try_malloc(buffer_size))) {
 334                 sr_err("%s: firmware malloc failed", __func__);
 335                 fclose(f);
 336                 return SR_ERR_MALLOC;
 337         }
 338
 339         while ((c = getc(f)) != EOF) {
 340                 imm = (imm + 0xa853753) % 177 + (imm * 0x8034052);
 341                 firmware[fwsize++] = c ^ imm;
 342         }
 343         fclose(f);
 344
 345         if(fwsize != file_size) {
 346             sr_err("%s: Error reading firmware", filename);
 347             fclose(f);
 348             g_free(firmware);
 349             return SR_ERR;
 350         }
 351
 352         *buf_size = fwsize * 2 * 8;
 353
 354         *buf = p = (unsigned char *)g_try_malloc(*buf_size);
 355         if (!p) {
 356                 sr_err("%s: buf/p malloc failed", __func__);
 357                 g_free(firmware);
 358                 return SR_ERR_MALLOC;
 359         }
 360
 361         for (i = 0; i < fwsize; ++i) {
 362                 for (bit = 7; bit >= 0; --bit) {
 363                         v = firmware[i] & 1 << bit ? 0x40 : 0x00;
 364                         p[offset++] = v | 0x01;
 365                         p[offset++] = v;
 366                 }
 367         }
 368
 369         g_free(firmware);
 370
 371         if (offset != *buf_size) {
 372                 g_free(*buf);
 373                 sr_err("Error reading firmware %s "
 374                        "offset=%ld, file_size=%ld, buf_size=%zd.",
 375                        filename, offset, file_size, *buf_size);
 376
 377                 return SR_ERR;
 378         }
 379
 380         return SR_OK;
 381 }
 382
 383 static void clear_helper(void *priv)
 384 {
 385         struct dev_context *devc;
 386
 387         devc = priv;
 388
 389         ftdi_deinit(&devc->ftdic);
 390 }
 391
 392 static int dev_clear(void)
 393 {
 394         return std_dev_clear(di, clear_helper);
 395 }
 396
 397 static int init(struct sr_context *sr_ctx)
 398 {
 399         return std_init(sr_ctx, di, LOG_PREFIX);
 400 }
 401
 402 static GSList *scan(GSList *options)
 403 {
 404         struct sr_dev_inst *sdi;
 405         struct sr_channel *ch;
 406         struct drv_context *drvc;
 407         struct dev_context *devc;
 408         GSList *devices;
 409         struct ftdi_device_list *devlist;
 410         char serial_txt[10];
 411         uint32_t serial;
 412         int ret;
 413         unsigned int i;
 414
 415         (void)options;
 416
 417         drvc = di->priv;
 418
 419         devices = NULL;
 420
 421         if (!(devc = g_try_malloc(sizeof(struct dev_context)))) {
 422                 sr_err("%s: devc malloc failed", __func__);
 423                 return NULL;
 424         }
 425
 426         ftdi_init(&devc->ftdic);
 427
 428         /* Look for SIGMAs. */
 429
 430         if ((ret = ftdi_usb_find_all(&devc->ftdic, &devlist,
 431             USB_VENDOR, USB_PRODUCT)) <= 0) {
 432                 if (ret < 0)
 433                         sr_err("ftdi_usb_find_all(): %d", ret);
 434                 goto free;
 435         }
 436
 437         /* Make sure it's a version 1 or 2 SIGMA. */
 438         ftdi_usb_get_strings(&devc->ftdic, devlist->dev, NULL, 0, NULL, 0,
 439                              serial_txt, sizeof(serial_txt));
 440         sscanf(serial_txt, "%x", &serial);
 441
 442         if (serial < 0xa6010000 || serial > 0xa602ffff) {
 443                 sr_err("Only SIGMA and SIGMA2 are supported "
 444                        "in this version of libsigrok.");
 445                 goto free;
 446         }
 447
 448         sr_info("Found ASIX SIGMA - Serial: %s", serial_txt);
 449
 450         devc->cur_samplerate = 0;
 451         devc->period_ps = 0;
 452         devc->limit_msec = 0;
 453         devc->cur_firmware = -1;
 454         devc->num_channels = 0;
 455         devc->samples_per_event = 0;
 456         devc->capture_ratio = 50;
 457         devc->use_triggers = 0;
 458
 459         /* Register SIGMA device. */
 460         if (!(sdi = sr_dev_inst_new(0, SR_ST_INITIALIZING, USB_VENDOR_NAME,
 461                                     USB_MODEL_NAME, NULL))) {
 462                 sr_err("%s: sdi was NULL", __func__);
 463                 goto free;
 464         }
 465         sdi->driver = di;
 466
 467         for (i = 0; i < ARRAY_SIZE(channel_names); i++) {
 468                 ch = sr_channel_new(i, SR_CHANNEL_LOGIC, TRUE,
 469                                     channel_names[i]);
 470                 if (!ch)
 471                         return NULL;
 472                 sdi->channels = g_slist_append(sdi->channels, ch);
 473         }
 474
 475         devices = g_slist_append(devices, sdi);
 476         drvc->instances = g_slist_append(drvc->instances, sdi);
 477         sdi->priv = devc;
 478
 479         /* We will open the device again when we need it. */
 480         ftdi_list_free(&devlist);
 481
 482         return devices;
 483
 484 free:
 485         ftdi_deinit(&devc->ftdic);
 486         g_free(devc);
 487         return NULL;
 488 }
 489
 490 static GSList *dev_list(void)
 491 {
 492         return ((struct drv_context *)(di->priv))->instances;
 493 }
 494
 495 /*
 496  * Configure the FPGA for bitbang mode.
 497  * This sequence is documented in section 2. of the ASIX Sigma programming
 498  * manual. This sequence is necessary to configure the FPGA in the Sigma
 499  * into Bitbang mode, in which it can be programmed with the firmware.
 500  */
 501 static int sigma_fpga_init_bitbang(struct dev_context *devc)
 502 {
 503         uint8_t suicide[] = {
 504                 0x84, 0x84, 0x88, 0x84, 0x88, 0x84, 0x88, 0x84,
 505         };
 506         uint8_t init_array[] = {
 507                 0x01, 0x03, 0x03, 0x01, 0x01, 0x01, 0x01, 0x01,
 508                 0x01, 0x01,
 509         };
 510         int i, ret, timeout = 10000;
 511         uint8_t data;
 512
 513         /* Section 2. part 1), do the FPGA suicide. */
 514         sigma_write(suicide, sizeof(suicide), devc);
 515         sigma_write(suicide, sizeof(suicide), devc);
 516         sigma_write(suicide, sizeof(suicide), devc);
 517         sigma_write(suicide, sizeof(suicide), devc);
 518
 519         /* Section 2. part 2), do pulse on D1. */
 520         sigma_write(init_array, sizeof(init_array), devc);
 521         ftdi_usb_purge_buffers(&devc->ftdic);
 522
 523         /* Wait until the FPGA asserts D6/INIT_B. */
 524         for (i = 0; i < timeout; i++) {
 525                 ret = sigma_read(&data, 1, devc);
 526                 if (ret < 0)
 527                         return ret;
 528                 /* Test if pin D6 got asserted. */
 529                 if (data & (1 << 5))
 530                         return 0;
 531                 /* The D6 was not asserted yet, wait a bit. */
 532                 usleep(10000);
 533         }
 534
 535         return SR_ERR_TIMEOUT;
 536 }
 537
 538 static int upload_firmware(int firmware_idx, struct dev_context *devc)
 539 {
 540         int ret;
 541         unsigned char *buf;
 542         unsigned char pins;
 543         size_t buf_size;
 544         unsigned char result[32];
 545         const char *firmware = sigma_firmware_files[firmware_idx];
 546
 547         /* Make sure it's an ASIX SIGMA. */
 548         if ((ret = ftdi_usb_open_desc(&devc->ftdic,
 549                 USB_VENDOR, USB_PRODUCT, USB_DESCRIPTION, NULL)) < 0) {
 550                 sr_err("ftdi_usb_open failed: %s",
 551                        ftdi_get_error_string(&devc->ftdic));
 552                 return 0;
 553         }
 554
 555         if ((ret = ftdi_set_bitmode(&devc->ftdic, 0xdf, BITMODE_BITBANG)) < 0) {
 556                 sr_err("ftdi_set_bitmode failed: %s",
 557                        ftdi_get_error_string(&devc->ftdic));
 558                 return 0;
 559         }
 560
 561         /* Four times the speed of sigmalogan - Works well. */
 562         if ((ret = ftdi_set_baudrate(&devc->ftdic, 750000)) < 0) {
 563                 sr_err("ftdi_set_baudrate failed: %s",
 564                        ftdi_get_error_string(&devc->ftdic));
 565                 return 0;
 566         }
 567
 568         /* Initialize the FPGA for firmware upload. */
 569         ret = sigma_fpga_init_bitbang(devc);
 570         if (ret)
 571                 return ret;
 572
 573         /* Prepare firmware. */
 574         if ((ret = bin2bitbang(firmware, &buf, &buf_size)) != SR_OK) {
 575                 sr_err("An error occured while reading the firmware: %s",
 576                        firmware);
 577                 return ret;
 578         }
 579
 580         /* Upload firmare. */
 581         sr_info("Uploading firmware file '%s'.", firmware);
 582         sigma_write(buf, buf_size, devc);
 583
 584         g_free(buf);
 585
 586         if ((ret = ftdi_set_bitmode(&devc->ftdic, 0x00, BITMODE_RESET)) < 0) {
 587                 sr_err("ftdi_set_bitmode failed: %s",
 588                        ftdi_get_error_string(&devc->ftdic));
 589                 return SR_ERR;
 590         }
 591
 592         ftdi_usb_purge_buffers(&devc->ftdic);
 593
 594         /* Discard garbage. */
 595         while (1 == sigma_read(&pins, 1, devc))
 596                 ;
 597
 598         /* Initialize the logic analyzer mode. */
 599         sigma_write(logic_mode_start, sizeof(logic_mode_start), devc);
 600
 601         /* Expect a 3 byte reply. */
 602         ret = sigma_read(result, 3, devc);
 603         if (ret != 3 ||
 604             result[0] != 0xa6 || result[1] != 0x55 || result[2] != 0xaa) {
 605                 sr_err("Configuration failed. Invalid reply received.");
 606                 return SR_ERR;
 607         }
 608
 609         devc->cur_firmware = firmware_idx;
 610
 611         sr_info("Firmware uploaded.");
 612
 613         return SR_OK;
 614 }
 615
 616 static int dev_open(struct sr_dev_inst *sdi)
 617 {
 618         struct dev_context *devc;
 619         int ret;
 620
 621         devc = sdi->priv;
 622
 623         /* Make sure it's an ASIX SIGMA. */
 624         if ((ret = ftdi_usb_open_desc(&devc->ftdic,
 625                 USB_VENDOR, USB_PRODUCT, USB_DESCRIPTION, NULL)) < 0) {
 626
 627                 sr_err("ftdi_usb_open failed: %s",
 628                        ftdi_get_error_string(&devc->ftdic));
 629
 630                 return 0;
 631         }
 632
 633         sdi->status = SR_ST_ACTIVE;
 634
 635         return SR_OK;
 636 }
 637
 638 static int set_samplerate(const struct sr_dev_inst *sdi, uint64_t samplerate)
 639 {
 640         struct dev_context *devc;
 641         unsigned int i;
 642         int ret;
 643
 644         devc = sdi->priv;
 645         ret = SR_OK;
 646
 647         for (i = 0; i < ARRAY_SIZE(samplerates); i++) {
 648                 if (samplerates[i] == samplerate)
 649                         break;
 650         }
 651         if (samplerates[i] == 0)
 652                 return SR_ERR_SAMPLERATE;
 653
 654         if (samplerate <= SR_MHZ(50)) {
 655                 ret = upload_firmware(0, devc);
 656                 devc->num_channels = 16;
 657         }
 658         if (samplerate == SR_MHZ(100)) {
 659                 ret = upload_firmware(1, devc);
 660                 devc->num_channels = 8;
 661         }
 662         else if (samplerate == SR_MHZ(200)) {
 663                 ret = upload_firmware(2, devc);
 664                 devc->num_channels = 4;
 665         }
 666
 667         devc->cur_samplerate = samplerate;
 668         devc->period_ps = 1000000000000ULL / samplerate;
 669         devc->samples_per_event = 16 / devc->num_channels;
 670         devc->state.state = SIGMA_IDLE;
 671
 672         return ret;
 673 }
 674
 675 /*
 676  * In 100 and 200 MHz mode, only a single pin rising/falling can be
 677  * set as trigger. In other modes, two rising/falling triggers can be set,
 678  * in addition to value/mask trigger for any number of channels.
 679  *
 680  * The Sigma supports complex triggers using boolean expressions, but this
 681  * has not been implemented yet.
 682  */
 683 static int configure_channels(const struct sr_dev_inst *sdi)
 684 {
 685         struct dev_context *devc = sdi->priv;
 686         const struct sr_channel *ch;
 687         const GSList *l;
 688         int trigger_set = 0;
 689         int channelbit;
 690
 691         memset(&devc->trigger, 0, sizeof(struct sigma_trigger));
 692
 693         for (l = sdi->channels; l; l = l->next) {
 694                 ch = (struct sr_channel *)l->data;
 695                 channelbit = 1 << (ch->index);
 696
 697                 if (!ch->enabled || !ch->trigger)
 698                         continue;
 699
 700                 if (devc->cur_samplerate >= SR_MHZ(100)) {
 701                         /* Fast trigger support. */
 702                         if (trigger_set) {
 703                                 sr_err("Only a single pin trigger in 100 and "
 704                                        "200MHz mode is supported.");
 705                                 return SR_ERR;
 706                         }
 707                         if (ch->trigger[0] == 'f')
 708                                 devc->trigger.fallingmask |= channelbit;
 709                         else if (ch->trigger[0] == 'r')
 710                                 devc->trigger.risingmask |= channelbit;
 711                         else {
 712                                 sr_err("Only rising/falling trigger in 100 "
 713                                        "and 200MHz mode is supported.");
 714                                 return SR_ERR;
 715                         }
 716
 717                         ++trigger_set;
 718                 } else {
 719                         /* Simple trigger support (event). */
 720                         if (ch->trigger[0] == '1') {
 721                                 devc->trigger.simplevalue |= channelbit;
 722                                 devc->trigger.simplemask |= channelbit;
 723                         }
 724                         else if (ch->trigger[0] == '0') {
 725                                 devc->trigger.simplevalue &= ~channelbit;
 726                                 devc->trigger.simplemask |= channelbit;
 727                         }
 728                         else if (ch->trigger[0] == 'f') {
 729                                 devc->trigger.fallingmask |= channelbit;
 730                                 ++trigger_set;
 731                         }
 732                         else if (ch->trigger[0] == 'r') {
 733                                 devc->trigger.risingmask |= channelbit;
 734                                 ++trigger_set;
 735                         }
 736
 737                         /*
 738                          * Actually, Sigma supports 2 rising/falling triggers,
 739                          * but they are ORed and the current trigger syntax
 740                          * does not permit ORed triggers.
 741                          */
 742                         if (trigger_set > 1) {
 743                                 sr_err("Only 1 rising/falling trigger "
 744                                        "is supported.");
 745                                 return SR_ERR;
 746                         }
 747                 }
 748
 749                 if (trigger_set)
 750                         devc->use_triggers = 1;
 751         }
 752
 753         return SR_OK;
 754 }
 755
 756 static int dev_close(struct sr_dev_inst *sdi)
 757 {
 758         struct dev_context *devc;
 759
 760         devc = sdi->priv;
 761
 762         /* TODO */
 763         if (sdi->status == SR_ST_ACTIVE)
 764                 ftdi_usb_close(&devc->ftdic);
 765
 766         sdi->status = SR_ST_INACTIVE;
 767
 768         return SR_OK;
 769 }
 770
 771 static int cleanup(void)
 772 {
 773         return dev_clear();
 774 }
 775
 776 static int config_get(int id, GVariant **data, const struct sr_dev_inst *sdi,
 777                 const struct sr_channel_group *cg)
 778 {
 779         struct dev_context *devc;
 780
 781         (void)cg;
 782
 783         switch (id) {
 784         case SR_CONF_SAMPLERATE:
 785                 if (sdi) {
 786                         devc = sdi->priv;
 787                         *data = g_variant_new_uint64(devc->cur_samplerate);
 788                 } else
 789                         return SR_ERR;
 790                 break;
 791         default:
 792                 return SR_ERR_NA;
 793         }
 794
 795         return SR_OK;
 796 }
 797
 798 static int config_set(int id, GVariant *data, const struct sr_dev_inst *sdi,
 799                 const struct sr_channel_group *cg)
 800 {
 801         struct dev_context *devc;
 802         uint64_t num_samples;
 803         int ret;
 804
 805         (void)cg;
 806
 807         if (sdi->status != SR_ST_ACTIVE)
 808                 return SR_ERR_DEV_CLOSED;
 809
 810         devc = sdi->priv;
 811
 812         switch (id) {
 813         case SR_CONF_SAMPLERATE:
 814                 ret = set_samplerate(sdi, g_variant_get_uint64(data));
 815                 break;
 816         case SR_CONF_LIMIT_MSEC:
 817                 devc->limit_msec = g_variant_get_uint64(data);
 818                 if (devc->limit_msec > 0)
 819                         ret = SR_OK;
 820                 else
 821                         ret = SR_ERR;
 822                 break;
 823         case SR_CONF_LIMIT_SAMPLES:
 824                 num_samples = g_variant_get_uint64(data);
 825                 devc->limit_msec = num_samples * 1000 / devc->cur_samplerate;
 826                 break;
 827         case SR_CONF_CAPTURE_RATIO:
 828                 devc->capture_ratio = g_variant_get_uint64(data);
 829                 if (devc->capture_ratio < 0 || devc->capture_ratio > 100)
 830                         ret = SR_ERR;
 831                 else
 832                         ret = SR_OK;
 833                 break;
 834         default:
 835                 ret = SR_ERR_NA;
 836         }
 837
 838         return ret;
 839 }
 840
 841 static int config_list(int key, GVariant **data, const struct sr_dev_inst *sdi,
 842                 const struct sr_channel_group *cg)
 843 {
 844         GVariant *gvar;
 845         GVariantBuilder gvb;
 846
 847         (void)sdi;
 848         (void)cg;
 849
 850         switch (key) {
 851         case SR_CONF_DEVICE_OPTIONS:
 852                 *data = g_variant_new_fixed_array(G_VARIANT_TYPE_INT32,
 853                                 hwcaps, ARRAY_SIZE(hwcaps), sizeof(int32_t));
 854                 break;
 855         case SR_CONF_SAMPLERATE:
 856                 g_variant_builder_init(&gvb, G_VARIANT_TYPE("a{sv}"));
 857                 gvar = g_variant_new_fixed_array(G_VARIANT_TYPE("t"), samplerates,
 858                                 ARRAY_SIZE(samplerates), sizeof(uint64_t));
 859                 g_variant_builder_add(&gvb, "{sv}", "samplerates", gvar);
 860                 *data = g_variant_builder_end(&gvb);
 861                 break;
 862         case SR_CONF_TRIGGER_TYPE:
 863                 *data = g_variant_new_string(TRIGGER_TYPE);
 864                 break;
 865         default:
 866                 return SR_ERR_NA;
 867         }
 868
 869         return SR_OK;
 870 }
 871
 872 /* Software trigger to determine exact trigger position. */
 873 static int get_trigger_offset(uint16_t *samples, uint16_t last_sample,
 874                               struct sigma_trigger *t)
 875 {
 876         int i;
 877
 878         for (i = 0; i < 8; ++i) {
 879                 if (i > 0)
 880                         last_sample = samples[i-1];
 881
 882                 /* Simple triggers. */
 883                 if ((samples[i] & t->simplemask) != t->simplevalue)
 884                         continue;
 885
 886                 /* Rising edge. */
 887                 if ((last_sample & t->risingmask) != 0 || (samples[i] &
 888                     t->risingmask) != t->risingmask)
 889                         continue;
 890
 891                 /* Falling edge. */
 892                 if ((last_sample & t->fallingmask) != t->fallingmask ||
 893                     (samples[i] & t->fallingmask) != 0)
 894                         continue;
 895
 896                 break;
 897         }
 898
 899         /* If we did not match, return original trigger pos. */
 900         return i & 0x7;
 901 }
 902
 903 /*
 904  * Decode chunk of 1024 bytes, 64 clusters, 7 events per cluster.
 905  * Each event is 20ns apart, and can contain multiple samples.
 906  *
 907  * For 200 MHz, events contain 4 samples for each channel, spread 5 ns apart.
 908  * For 100 MHz, events contain 2 samples for each channel, spread 10 ns apart.
 909  * For 50 MHz and below, events contain one sample for each channel,
 910  * spread 20 ns apart.
 911  */
 912 static int decode_chunk_ts(uint8_t *buf, uint16_t *lastts,
 913                            uint16_t *lastsample, int triggerpos,
 914                            uint16_t limit_chunk, void *cb_data)
 915 {
 916         struct sr_dev_inst *sdi = cb_data;
 917         struct dev_context *devc = sdi->priv;
 918         uint16_t tsdiff, ts;
 919         uint16_t samples[65536 * devc->samples_per_event];
 920         struct sr_datafeed_packet packet;
 921         struct sr_datafeed_logic logic;
 922         int i, j, k, l, numpad, tosend;
 923         size_t n = 0, sent = 0;
 924         int clustersize = EVENTS_PER_CLUSTER * devc->samples_per_event;
 925         uint16_t *event;
 926         uint16_t cur_sample;
 927         int triggerts = -1;
 928
 929         /* Check if trigger is in this chunk. */
 930         if (triggerpos != -1) {
 931                 if (devc->cur_samplerate <= SR_MHZ(50))
 932                         triggerpos -= EVENTS_PER_CLUSTER - 1;
 933
 934                 if (triggerpos < 0)
 935                         triggerpos = 0;
 936
 937                 /* Find in which cluster the trigger occured. */
 938                 triggerts = triggerpos / 7;
 939         }
 940
 941         /* For each ts. */
 942         for (i = 0; i < 64; ++i) {
 943                 ts = *(uint16_t *) &buf[i * 16];
 944                 tsdiff = ts - *lastts;
 945                 *lastts = ts;
 946
 947                 /* Decode partial chunk. */
 948                 if (limit_chunk && ts > limit_chunk)
 949                         return SR_OK;
 950
 951                 /* Pad last sample up to current point. */
 952                 numpad = tsdiff * devc->samples_per_event - clustersize;
 953                 if (numpad > 0) {
 954                         for (j = 0; j < numpad; ++j)
 955                                 samples[j] = *lastsample;
 956
 957                         n = numpad;
 958                 }
 959
 960                 /* Send samples between previous and this timestamp to sigrok. */
 961                 sent = 0;
 962                 while (sent < n) {
 963                         tosend = MIN(2048, n - sent);
 964
 965                         packet.type = SR_DF_LOGIC;
 966                         packet.payload = &logic;
 967                         logic.length = tosend * sizeof(uint16_t);
 968                         logic.unitsize = 2;
 969                         logic.data = samples + sent;
 970                         sr_session_send(devc->cb_data, &packet);
 971
 972                         sent += tosend;
 973                 }
 974                 n = 0;
 975
 976                 event = (uint16_t *) &buf[i * 16 + 2];
 977                 cur_sample = 0;
 978
 979                 /* For each event in cluster. */
 980                 for (j = 0; j < 7; ++j) {
 981
 982                         /* For each sample in event. */
 983                         for (k = 0; k < devc->samples_per_event; ++k) {
 984                                 cur_sample = 0;
 985
 986                                 /* For each channel. */
 987                                 for (l = 0; l < devc->num_channels; ++l)
 988                                         cur_sample |= (!!(event[j] & (1 << (l *
 989                                            devc->samples_per_event + k)))) << l;
 990
 991                                 samples[n++] = cur_sample;
 992                         }
 993                 }
 994
 995                 /* Send data up to trigger point (if triggered). */
 996                 sent = 0;
 997                 if (i == triggerts) {
 998                         /*
 999                          * Trigger is not always accurate to sample because of
1000                          * pipeline delay. However, it always triggers before
1001                          * the actual event. We therefore look at the next
1002                          * samples to pinpoint the exact position of the trigger.
1003                          */
1004                         tosend = get_trigger_offset(samples, *lastsample,
1005                                                     &devc->trigger);
1006
1007                         if (tosend > 0) {
1008                                 packet.type = SR_DF_LOGIC;
1009                                 packet.payload = &logic;
1010                                 logic.length = tosend * sizeof(uint16_t);
1011                                 logic.unitsize = 2;
1012                                 logic.data = samples;
1013                                 sr_session_send(devc->cb_data, &packet);
1014
1015                                 sent += tosend;
1016                         }
1017
1018                         /* Only send trigger if explicitly enabled. */
1019                         if (devc->use_triggers) {
1020                                 packet.type = SR_DF_TRIGGER;
1021                                 sr_session_send(devc->cb_data, &packet);
1022                         }
1023                 }
1024
1025                 /* Send rest of the chunk to sigrok. */
1026                 tosend = n - sent;
1027
1028                 if (tosend > 0) {
1029                         packet.type = SR_DF_LOGIC;
1030                         packet.payload = &logic;
1031                         logic.length = tosend * sizeof(uint16_t);
1032                         logic.unitsize = 2;
1033                         logic.data = samples + sent;
1034                         sr_session_send(devc->cb_data, &packet);
1035                 }
1036
1037                 *lastsample = samples[n - 1];
1038         }
1039
1040         return SR_OK;
1041 }
1042
1043 static void download_capture(struct sr_dev_inst *sdi)
1044 {
1045         struct dev_context *devc;
1046         const int chunks_per_read = 32;
1047         unsigned char buf[chunks_per_read * CHUNK_SIZE];
1048         int bufsz, i, numchunks, newchunks;
1049
1050         sr_info("Downloading sample data.");
1051
1052         devc = sdi->priv;
1053         devc->state.chunks_downloaded = 0;
1054         numchunks = (devc->state.stoppos + 511) / 512;
1055         newchunks = MIN(chunks_per_read, numchunks - devc->state.chunks_downloaded);
1056
1057         bufsz = sigma_read_dram(devc->state.chunks_downloaded, newchunks, buf, devc);
1058         /* TODO: Check bufsz. For now, just avoid compiler warnings. */
1059         (void)bufsz;
1060
1061         /* Find first ts. */
1062         if (devc->state.chunks_downloaded == 0) {
1063                 devc->state.lastts = RL16(buf) - 1;
1064                 devc->state.lastsample = 0;
1065         }
1066
1067         /* Decode chunks and send them to sigrok. */
1068         for (i = 0; i < newchunks; ++i) {
1069                 int limit_chunk = 0;
1070
1071                 /* The last chunk may potentially be only in part. */
1072                 if (devc->state.chunks_downloaded == numchunks - 1) {
1073                         /* Find the last valid timestamp */
1074                         limit_chunk = devc->state.stoppos % 512 + devc->state.lastts;
1075                 }
1076
1077                 if (devc->state.chunks_downloaded + i == devc->state.triggerchunk)
1078                         decode_chunk_ts(buf + (i * CHUNK_SIZE),
1079                                         &devc->state.lastts,
1080                                         &devc->state.lastsample,
1081                                         devc->state.triggerpos & 0x1ff,
1082                                         limit_chunk, sdi);
1083                 else
1084                         decode_chunk_ts(buf + (i * CHUNK_SIZE),
1085                                         &devc->state.lastts,
1086                                         &devc->state.lastsample,
1087                                         -1, limit_chunk, sdi);
1088
1089                 ++devc->state.chunks_downloaded;
1090         }
1091
1092 }
1093
1094 static int receive_data(int fd, int revents, void *cb_data)
1095 {
1096         struct sr_dev_inst *sdi;
1097         struct dev_context *devc;
1098         struct sr_datafeed_packet packet;
1099         uint64_t running_msec;
1100         struct timeval tv;
1101         int numchunks;
1102         uint8_t modestatus;
1103
1104         (void)fd;
1105         (void)revents;
1106
1107         sdi = cb_data;
1108         devc = sdi->priv;
1109
1110         /* Get the current position. */
1111         sigma_read_pos(&devc->state.stoppos, &devc->state.triggerpos, devc);
1112
1113         if (devc->state.state == SIGMA_IDLE)
1114                 return TRUE;
1115
1116         if (devc->state.state == SIGMA_CAPTURE) {
1117                 numchunks = (devc->state.stoppos + 511) / 512;
1118
1119                 /* Check if the timer has expired, or memory is full. */
1120                 gettimeofday(&tv, 0);
1121                 running_msec = (tv.tv_sec - devc->start_tv.tv_sec) * 1000 +
1122                         (tv.tv_usec - devc->start_tv.tv_usec) / 1000;
1123
1124                 if (running_msec < devc->limit_msec && numchunks < 32767)
1125                         /* Still capturing. */
1126                         return TRUE;
1127
1128                 /* Stop acquisition. */
1129                 sigma_set_register(WRITE_MODE, 0x11, devc);
1130
1131                 /* Set SDRAM Read Enable. */
1132                 sigma_set_register(WRITE_MODE, 0x02, devc);
1133
1134                 /* Get the current position. */
1135                 sigma_read_pos(&devc->state.stoppos, &devc->state.triggerpos, devc);
1136
1137                 /* Check if trigger has fired. */
1138                 modestatus = sigma_get_register(READ_MODE, devc);
1139                 if (modestatus & 0x20)
1140                         devc->state.triggerchunk = devc->state.triggerpos / 512;
1141                 else
1142                         devc->state.triggerchunk = -1;
1143
1144                 /* Transfer captured data from device. */
1145                 download_capture(sdi);
1146
1147                 /* All done. */
1148                 packet.type = SR_DF_END;
1149                 sr_session_send(sdi, &packet);
1150
1151                 dev_acquisition_stop(sdi, sdi);
1152         }
1153
1154         return TRUE;
1155 }
1156
1157 /* Build a LUT entry used by the trigger functions. */
1158 static void build_lut_entry(uint16_t value, uint16_t mask, uint16_t *entry)
1159 {
1160         int i, j, k, bit;
1161
1162         /* For each quad channel. */
1163         for (i = 0; i < 4; ++i) {
1164                 entry[i] = 0xffff;
1165
1166                 /* For each bit in LUT. */
1167                 for (j = 0; j < 16; ++j)
1168
1169                         /* For each channel in quad. */
1170                         for (k = 0; k < 4; ++k) {
1171                                 bit = 1 << (i * 4 + k);
1172
1173                                 /* Set bit in entry */
1174                                 if ((mask & bit) &&
1175                                     ((!(value & bit)) !=
1176                                     (!(j & (1 << k)))))
1177                                         entry[i] &= ~(1 << j);
1178                         }
1179         }
1180 }
1181
1182 /* Add a logical function to LUT mask. */
1183 static void add_trigger_function(enum triggerop oper, enum triggerfunc func,
1184                                  int index, int neg, uint16_t *mask)
1185 {
1186         int i, j;
1187         int x[2][2], tmp, a, b, aset, bset, rset;
1188
1189         memset(x, 0, 4 * sizeof(int));
1190
1191         /* Trigger detect condition. */
1192         switch (oper) {
1193         case OP_LEVEL:
1194                 x[0][1] = 1;
1195                 x[1][1] = 1;
1196                 break;
1197         case OP_NOT:
1198                 x[0][0] = 1;
1199                 x[1][0] = 1;
1200                 break;
1201         case OP_RISE:
1202                 x[0][1] = 1;
1203                 break;
1204         case OP_FALL:
1205                 x[1][0] = 1;
1206                 break;
1207         case OP_RISEFALL:
1208                 x[0][1] = 1;
1209                 x[1][0] = 1;
1210                 break;
1211         case OP_NOTRISE:
1212                 x[1][1] = 1;
1213                 x[0][0] = 1;
1214                 x[1][0] = 1;
1215                 break;
1216         case OP_NOTFALL:
1217                 x[1][1] = 1;
1218                 x[0][0] = 1;
1219                 x[0][1] = 1;
1220                 break;
1221         case OP_NOTRISEFALL:
1222                 x[1][1] = 1;
1223                 x[0][0] = 1;
1224                 break;
1225         }
1226
1227         /* Transpose if neg is set. */
1228         if (neg) {
1229                 for (i = 0; i < 2; ++i) {
1230                         for (j = 0; j < 2; ++j) {
1231                                 tmp = x[i][j];
1232                                 x[i][j] = x[1-i][1-j];
1233                                 x[1-i][1-j] = tmp;
1234                         }
1235                 }
1236         }
1237
1238         /* Update mask with function. */
1239         for (i = 0; i < 16; ++i) {
1240                 a = (i >> (2 * index + 0)) & 1;
1241                 b = (i >> (2 * index + 1)) & 1;
1242
1243                 aset = (*mask >> i) & 1;
1244                 bset = x[b][a];
1245
1246                 if (func == FUNC_AND || func == FUNC_NAND)
1247                         rset = aset & bset;
1248                 else if (func == FUNC_OR || func == FUNC_NOR)
1249                         rset = aset | bset;
1250                 else if (func == FUNC_XOR || func == FUNC_NXOR)
1251                         rset = aset ^ bset;
1252
1253                 if (func == FUNC_NAND || func == FUNC_NOR || func == FUNC_NXOR)
1254                         rset = !rset;
1255
1256                 *mask &= ~(1 << i);
1257
1258                 if (rset)
1259                         *mask |= 1 << i;
1260         }
1261 }
1262
1263 /*
1264  * Build trigger LUTs used by 50 MHz and lower sample rates for supporting
1265  * simple pin change and state triggers. Only two transitions (rise/fall) can be
1266  * set at any time, but a full mask and value can be set (0/1).
1267  */
1268 static int build_basic_trigger(struct triggerlut *lut, struct dev_context *devc)
1269 {
1270         int i,j;
1271         uint16_t masks[2] = { 0, 0 };
1272
1273         memset(lut, 0, sizeof(struct triggerlut));
1274
1275         /* Contant for simple triggers. */
1276         lut->m4 = 0xa000;
1277
1278         /* Value/mask trigger support. */
1279         build_lut_entry(devc->trigger.simplevalue, devc->trigger.simplemask,
1280                         lut->m2d);
1281
1282         /* Rise/fall trigger support. */
1283         for (i = 0, j = 0; i < 16; ++i) {
1284                 if (devc->trigger.risingmask & (1 << i) ||
1285                     devc->trigger.fallingmask & (1 << i))
1286                         masks[j++] = 1 << i;
1287         }
1288
1289         build_lut_entry(masks[0], masks[0], lut->m0d);
1290         build_lut_entry(masks[1], masks[1], lut->m1d);
1291
1292         /* Add glue logic */
1293         if (masks[0] || masks[1]) {
1294                 /* Transition trigger. */
1295                 if (masks[0] & devc->trigger.risingmask)
1296                         add_trigger_function(OP_RISE, FUNC_OR, 0, 0, &lut->m3);
1297                 if (masks[0] & devc->trigger.fallingmask)
1298                         add_trigger_function(OP_FALL, FUNC_OR, 0, 0, &lut->m3);
1299                 if (masks[1] & devc->trigger.risingmask)
1300                         add_trigger_function(OP_RISE, FUNC_OR, 1, 0, &lut->m3);
1301                 if (masks[1] & devc->trigger.fallingmask)
1302                         add_trigger_function(OP_FALL, FUNC_OR, 1, 0, &lut->m3);
1303         } else {
1304                 /* Only value/mask trigger. */
1305                 lut->m3 = 0xffff;
1306         }
1307
1308         /* Triggertype: event. */
1309         lut->params.selres = 3;
1310
1311         return SR_OK;
1312 }
1313
1314 static int dev_acquisition_start(const struct sr_dev_inst *sdi, void *cb_data)
1315 {
1316         struct dev_context *devc;
1317         struct clockselect_50 clockselect;
1318         int frac, triggerpin, ret;
1319         uint8_t triggerselect = 0;
1320         struct triggerinout triggerinout_conf;
1321         struct triggerlut lut;
1322
1323         if (sdi->status != SR_ST_ACTIVE)
1324                 return SR_ERR_DEV_CLOSED;
1325
1326         devc = sdi->priv;
1327
1328         if (configure_channels(sdi) != SR_OK) {
1329                 sr_err("Failed to configure channels.");
1330                 return SR_ERR;
1331         }
1332
1333         /* If the samplerate has not been set, default to 200 kHz. */
1334         if (devc->cur_firmware == -1) {
1335                 if ((ret = set_samplerate(sdi, SR_KHZ(200))) != SR_OK)
1336                         return ret;
1337         }
1338
1339         /* Enter trigger programming mode. */
1340         sigma_set_register(WRITE_TRIGGER_SELECT1, 0x20, devc);
1341
1342         /* 100 and 200 MHz mode. */
1343         if (devc->cur_samplerate >= SR_MHZ(100)) {
1344                 sigma_set_register(WRITE_TRIGGER_SELECT1, 0x81, devc);
1345
1346                 /* Find which pin to trigger on from mask. */
1347                 for (triggerpin = 0; triggerpin < 8; ++triggerpin)
1348                         if ((devc->trigger.risingmask | devc->trigger.fallingmask) &
1349                             (1 << triggerpin))
1350                                 break;
1351
1352                 /* Set trigger pin and light LED on trigger. */
1353                 triggerselect = (1 << LEDSEL1) | (triggerpin & 0x7);
1354
1355                 /* Default rising edge. */
1356                 if (devc->trigger.fallingmask)
1357                         triggerselect |= 1 << 3;
1358
1359         /* All other modes. */
1360         } else if (devc->cur_samplerate <= SR_MHZ(50)) {
1361                 build_basic_trigger(&lut, devc);
1362
1363                 sigma_write_trigger_lut(&lut, devc);
1364
1365                 triggerselect = (1 << LEDSEL1) | (1 << LEDSEL0);
1366         }
1367
1368         /* Setup trigger in and out pins to default values. */
1369         memset(&triggerinout_conf, 0, sizeof(struct triggerinout));
1370         triggerinout_conf.trgout_bytrigger = 1;
1371         triggerinout_conf.trgout_enable = 1;
1372
1373         sigma_write_register(WRITE_TRIGGER_OPTION,
1374                              (uint8_t *) &triggerinout_conf,
1375                              sizeof(struct triggerinout), devc);
1376
1377         /* Go back to normal mode. */
1378         sigma_set_register(WRITE_TRIGGER_SELECT1, triggerselect, devc);
1379
1380         /* Set clock select register. */
1381         if (devc->cur_samplerate == SR_MHZ(200))
1382                 /* Enable 4 channels. */
1383                 sigma_set_register(WRITE_CLOCK_SELECT, 0xf0, devc);
1384         else if (devc->cur_samplerate == SR_MHZ(100))
1385                 /* Enable 8 channels. */
1386                 sigma_set_register(WRITE_CLOCK_SELECT, 0x00, devc);
1387         else {
1388                 /*
1389                  * 50 MHz mode (or fraction thereof). Any fraction down to
1390                  * 50 MHz / 256 can be used, but is not supported by sigrok API.
1391                  */
1392                 frac = SR_MHZ(50) / devc->cur_samplerate - 1;
1393
1394                 clockselect.async = 0;
1395                 clockselect.fraction = frac;
1396                 clockselect.disabled_channels = 0;
1397
1398                 sigma_write_register(WRITE_CLOCK_SELECT,
1399                                      (uint8_t *) &clockselect,
1400                                      sizeof(clockselect), devc);
1401         }
1402
1403         /* Setup maximum post trigger time. */
1404         sigma_set_register(WRITE_POST_TRIGGER,
1405                            (devc->capture_ratio * 255) / 100, devc);
1406
1407         /* Start acqusition. */
1408         gettimeofday(&devc->start_tv, 0);
1409         sigma_set_register(WRITE_MODE, 0x0d, devc);
1410
1411         devc->cb_data = cb_data;
1412
1413         /* Send header packet to the session bus. */
1414         std_session_send_df_header(cb_data, LOG_PREFIX);
1415
1416         /* Add capture source. */
1417         sr_source_add(0, G_IO_IN, 10, receive_data, (void *)sdi);
1418
1419         devc->state.state = SIGMA_CAPTURE;
1420
1421         return SR_OK;
1422 }
1423
1424 static int dev_acquisition_stop(struct sr_dev_inst *sdi, void *cb_data)
1425 {
1426         struct dev_context *devc;
1427
1428         (void)cb_data;
1429
1430         devc = sdi->priv;
1431         devc->state.state = SIGMA_IDLE;
1432
1433         sr_source_remove(0);
1434
1435         return SR_OK;
1436 }
1437
1438 SR_PRIV struct sr_dev_driver asix_sigma_driver_info = {
1439         .name = "asix-sigma",
1440         .longname = "ASIX SIGMA/SIGMA2",
1441         .api_version = 1,
1442         .init = init,
1443         .cleanup = cleanup,
1444         .scan = scan,
1445         .dev_list = dev_list,
1446         .dev_clear = dev_clear,
1447         .config_get = config_get,
1448         .config_set = config_set,
1449         .config_list = config_list,
1450         .dev_open = dev_open,
1451         .dev_close = dev_close,
1452         .dev_acquisition_start = dev_acquisition_start,
1453         .dev_acquisition_stop = dev_acquisition_stop,
1454         .priv = NULL,
1455 };