]> sigrok.org Git - sigrok-dumps.git/blobdiff - i2c/rtc_epson_8564je/README
READMEs: Cosmetics, consistency fixes, typos.
[sigrok-dumps.git] / i2c / rtc_epson_8564je / README
index bebec463875c02907b0cbb39bd73670991240e53..60cd0759fb3296dd1f0b3a089cddf62a64a7c890 100644 (file)
@@ -9,14 +9,12 @@ which has a slave address of 0x51 (or 0xa2, if the read/write bit is included).
 Logic analyzer setup
 --------------------
 
-The logic analyzer used for capturing was a ChronoVu LA8 at a sample rate
-of 1MHz. The logic analyzer probes were connected to the RTC chip like this:
+The logic analyzer used was a ChronoVu LA8 (at 1MHz):
 
   Probe       RTC chip pin
   ------------------------
   0 (green)   SCL
   1 (orange)  SDA
-  GND         GND
 
 
 Data
@@ -37,7 +35,7 @@ This is what the decoded data should look like:
    S Wr:0xa2 A 0x02 A Sr Rd:0xa3 A 0x54 A 0x03 A 0x44 A 0x62 A 0x52 A
    0x51 A 0x11 N P
 
- - The abbrevations used above: S = Start, Wr = Write, A = ACK, P = Stop,
+ - The abbreviations used above: S = Start, Wr = Write, A = ACK, P = Stop,
    Sr = Repeated start, Rd = Read, N = NACK
 
 The sigrok command line used was: