spiflash: Updates due to recent PD chages.
[sigrok-test.git] / decoder / test / spiflash / winbond_w25q80dv_chip_erase_and_writes_start.output
1 149-166 spiflash: field: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
2 170-187 spiflash: bit: "No write operation in progress.
3 Internal write enable latch is not set.
4 Block protection bits (BP3-BP0): 0x0.
5 Device is not in continuously program mode (CP mode).
6 Status register writes are allowed.
7 "
8 170-187 spiflash: field: "Status register"
9 149-187 spiflash: rdsr: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
10 206-223 spiflash: field: "Command: Read identification (RDID)" "Command: Read identification" "Cmd: Read identification" "Cmd: RDID" "RDID"
11 227-244 spiflash: field: "Manufacturer ID: 0xef"
12 245-262 spiflash: field: "Memory type: 0x40"
13 264-280 spiflash: field: "Device ID: 0x14"
14 206-280 spiflash: rdid: "Read identification (RDID): Device = Winbond Unknown" "Read identification: Device = Winbond Unknown" "RDID: Device = Winbond Unknown" "Device = Winbond Unknown" "Winbond Unknown"
15 520-537 spiflash: field: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
16 541-558 spiflash: bit: "No write operation in progress.
17 Internal write enable latch is not set.
18 Block protection bits (BP3-BP0): 0x0.
19 Device is not in continuously program mode (CP mode).
20 Status register writes are allowed.
21 "
22 541-558 spiflash: field: "Status register"
23 520-558 spiflash: rdsr: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
24 579-595 spiflash: wren: "Command: Write enable (WREN)" "Command: Write enable" "Cmd: Write enable" "Cmd: WREN" "WREN"
25 611-628 spiflash: field: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
26 631-648 spiflash: bit: "No write operation in progress.
27 Internal write enable latch is set.
28 Block protection bits (BP3-BP0): 0x0.
29 Device is not in continuously program mode (CP mode).
30 Status register writes are allowed.
31 "
32 631-648 spiflash: field: "Status register"
33 611-648 spiflash: rdsr: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
34 669-687 spiflash: ce: "Command: Chip erase (CE)" "Command: Chip erase" "Cmd: Chip erase" "Cmd: CE" "CE"
35 712-729 spiflash: field: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
36 733-750 spiflash: bit: "Write operation in progress.
37 Internal write enable latch is set.
38 Block protection bits (BP3-BP0): 0x0.
39 Device is not in continuously program mode (CP mode).
40 Status register writes are allowed.
41 "
42 733-750 spiflash: field: "Status register"
43 712-750 spiflash: rdsr: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
44 768-786 spiflash: field: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"
45 788-805 spiflash: bit: "Write operation in progress.
46 Internal write enable latch is set.
47 Block protection bits (BP3-BP0): 0x0.
48 Device is not in continuously program mode (CP mode).
49 Status register writes are allowed.
50 "
51 788-805 spiflash: field: "Status register"
52 768-805 spiflash: rdsr: "Command: Read status register (RDSR)" "Command: Read status register" "Cmd: Read status register" "Cmd: RDSR" "RDSR"