]> sigrok.org Git - libsigrokdecode.git/commitdiff
spi: Improve probe names/descriptions a bit.
authorUwe Hermann <redacted>
Sat, 1 Feb 2014 14:40:27 +0000 (15:40 +0100)
committerUwe Hermann <redacted>
Sat, 1 Feb 2014 14:59:13 +0000 (15:59 +0100)
decoders/spi/pd.py

index 03a45da3b088575b473e27b4f751c1b1ba6588b7..e6e45c46d179c5b290b5cdf0b3c0e163fab5a64a 100644 (file)
@@ -64,14 +64,12 @@ class Decoder(srd.Decoder):
     inputs = ['logic']
     outputs = ['spi']
     probes = [
     inputs = ['logic']
     outputs = ['spi']
     probes = [
-        {'id': 'clk', 'name': 'CLK', 'desc': 'SPI clock line'},
+        {'id': 'clk', 'name': 'CLK', 'desc': 'Clock'},
     ]
     optional_probes = [
     ]
     optional_probes = [
-        {'id': 'miso', 'name': 'MISO',
-         'desc': 'SPI MISO line (master in, slave out)'},
-        {'id': 'mosi', 'name': 'MOSI',
-         'desc': 'SPI MOSI line (master out, slave in)'},
-        {'id': 'cs', 'name': 'CS#', 'desc': 'SPI chip-select line'},
+        {'id': 'miso', 'name': 'MISO', 'desc': 'Master in, slave out'},
+        {'id': 'mosi', 'name': 'MOSI', 'desc': 'Master out, slave in'},
+        {'id': 'cs', 'name': 'CS#', 'desc': 'Chip-select'},
     ]
     options = {
         'cs_polarity': ['CS# polarity', 'active-low'],
     ]
     options = {
         'cs_polarity': ['CS# polarity', 'active-low'],