decoders/usb_signalling/pd.py

   1 ##
   2 ## This file is part of the libsigrokdecode project.
   3 ##
   4 ## Copyright (C) 2011 Gareth McMullin <gareth@blacksphere.co.nz>
   5 ## Copyright (C) 2012-2013 Uwe Hermann <uwe@hermann-uwe.de>
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, write to the Free Software
  19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20 ##
  21
  22 import sigrokdecode as srd
  23
  24 '''
  25 OUTPUT_PYTHON format:
  26
  27 Packet:
  28 [<ptype>, <pdata>]
  29
  30 <ptype>, <pdata>:
  31  - 'SOP', None
  32  - 'SYM', <sym>
  33  - 'BIT', <bit>
  34  - 'STUFF BIT', None
  35  - 'EOP', None
  36  - 'ERR', None
  37
  38 <sym>:
  39  - 'J', 'K', 'SE0', or 'SE1'
  40
  41 <bit>:
  42  - '0' or '1'
  43  - Note: Symbols like SE0, SE1, and the J that's part of EOP don't yield 'BIT'.
  44 '''
  45
  46 # Low-/full-speed symbols.
  47 # Note: Low-speed J and K are inverted compared to the full-speed J and K!
  48 symbols = {
  49     'low-speed': {
  50         # (<dp>, <dm>): <symbol/state>
  51         (0, 0): 'SE0',
  52         (1, 0): 'K',
  53         (0, 1): 'J',
  54         (1, 1): 'SE1',
  55     },
  56     'full-speed': {
  57         # (<dp>, <dm>): <symbol/state>
  58         (0, 0): 'SE0',
  59         (1, 0): 'J',
  60         (0, 1): 'K',
  61         (1, 1): 'SE1',
  62     },
  63 }
  64
  65 bitrates = {
  66     'low-speed': 1500000,   # 1.5Mb/s (+/- 1.5%)
  67     'full-speed': 12000000, # 12Mb/s (+/- 0.25%)
  68 }
  69
  70 sym_annotation = {
  71     'J': [0, ['J']],
  72     'K': [1, ['K']],
  73     'SE0': [2, ['SE0', '0']],
  74     'SE1': [3, ['SE1', '1']],
  75 }
  76
  77 class SamplerateError(Exception):
  78     pass
  79
  80 class Decoder(srd.Decoder):
  81     api_version = 2
  82     id = 'usb_signalling'
  83     name = 'USB signalling'
  84     longname = 'Universal Serial Bus (LS/FS) signalling'
  85     desc = 'USB (low-speed and full-speed) signalling protocol.'
  86     license = 'gplv2+'
  87     inputs = ['logic']
  88     outputs = ['usb_signalling']
  89     channels = (
  90         {'id': 'dp', 'name': 'D+', 'desc': 'USB D+ signal'},
  91         {'id': 'dm', 'name': 'D-', 'desc': 'USB D- signal'},
  92     )
  93     options = (
  94         {'id': 'signalling', 'desc': 'Signalling',
  95             'default': 'full-speed', 'values': ('full-speed', 'low-speed')},
  96     )
  97     annotations = (
  98         ('sym-j', 'J symbol'),
  99         ('sym-k', 'K symbol'),
 100         ('sym-se0', 'SE0 symbol'),
 101         ('sym-se1', 'SE1 symbol'),
 102         ('sop', 'Start of packet (SOP)'),
 103         ('eop', 'End of packet (EOP)'),
 104         ('bit', 'Bit'),
 105         ('stuffbit', 'Stuff bit'),
 106         ('error', 'Error'),
 107     )
 108     annotation_rows = (
 109         ('bits', 'Bits', (4, 5, 6, 7, 8)),
 110         ('symbols', 'Symbols', (0, 1, 2, 3)),
 111     )
 112
 113     def __init__(self):
 114         self.samplerate = None
 115         self.oldsym = 'J' # The "idle" state is J.
 116         self.ss_block = None
 117         self.samplenum = 0
 118         self.syms = []
 119         self.bitrate = None
 120         self.bitwidth = None
 121         self.samplepos = None
 122         self.samplenum_target = None
 123         self.samplenum_edge = None
 124         self.oldpins = None
 125         self.edgepins = None
 126         self.consecutive_ones = 0
 127         self.state = 'IDLE'
 128
 129     def start(self):
 130         self.out_python = self.register(srd.OUTPUT_PYTHON)
 131         self.out_ann = self.register(srd.OUTPUT_ANN)
 132
 133     def metadata(self, key, value):
 134         if key == srd.SRD_CONF_SAMPLERATE:
 135             self.samplerate = value
 136             self.bitrate = bitrates[self.options['signalling']]
 137             self.bitwidth = float(self.samplerate) / float(self.bitrate)
 138             self.halfbit = int(self.bitwidth / 2)
 139
 140     def putpx(self, data):
 141         self.put(self.samplenum, self.samplenum, self.out_python, data)
 142
 143     def putx(self, data):
 144         self.put(self.samplenum, self.samplenum, self.out_ann, data)
 145
 146     def putpm(self, data):
 147         s, h = self.samplenum, self.halfbit
 148         self.put(self.ss_block - h, s + h, self.out_python, data)
 149
 150     def putm(self, data):
 151         s, h = self.samplenum, self.halfbit
 152         self.put(self.ss_block - h, s + h, self.out_ann, data)
 153
 154     def putpb(self, data):
 155         s, h = self.samplenum, self.halfbit
 156         self.put(self.samplenum_edge, s + h, self.out_python, data)
 157
 158     def putb(self, data):
 159         s, h = self.samplenum, self.halfbit
 160         self.put(self.samplenum_edge, s + h, self.out_ann, data)
 161
 162     def set_new_target_samplenum(self):
 163         self.samplepos += self.bitwidth;
 164         self.samplenum_target = int(self.samplepos)
 165         self.samplenum_edge = int(self.samplepos - (self.bitwidth / 2))
 166
 167     def wait_for_sop(self, sym):
 168         # Wait for a Start of Packet (SOP), i.e. a J->K symbol change.
 169         if sym != 'K':
 170             self.oldsym = sym
 171             return
 172         self.consecutive_ones = 0
 173         self.samplepos = self.samplenum - (self.bitwidth / 2) + 0.5
 174         self.set_new_target_samplenum()
 175         self.putpx(['SOP', None])
 176         self.putx([4, ['SOP', 'S']])
 177         self.state = 'GET BIT'
 178
 179     def handle_bit(self, sym, b):
 180         if self.consecutive_ones == 6:
 181             if b == '0':
 182                 # Stuff bit.
 183                 self.putpb(['STUFF BIT', None])
 184                 self.putb([7, ['Stuff bit: 0', 'SB: 0', '0']])
 185                 self.consecutive_ones = 0
 186             else:
 187                 self.putpb(['ERR', None])
 188                 self.putb([8, ['Bit stuff error', 'BS ERR', 'B']])
 189                 self.state = 'IDLE'
 190         else:
 191             # Normal bit (not a stuff bit).
 192             self.putpb(['BIT', b])
 193             self.putb([6, ['%s' % b]])
 194             if b == '1':
 195                 self.consecutive_ones += 1
 196             else:
 197                 self.consecutive_ones = 0
 198
 199     def get_eop(self, sym):
 200         # EOP: SE0 for >= 1 bittime (usually 2 bittimes), then J.
 201         self.syms.append(sym)
 202         self.putpb(['SYM', sym])
 203         self.putb(sym_annotation[sym])
 204         self.set_new_target_samplenum()
 205         self.oldsym = sym
 206         if self.syms[-2:] == ['SE0', 'J']:
 207             # Got an EOP.
 208             self.putpm(['EOP', None])
 209             self.putm([5, ['EOP', 'E']])
 210             self.syms, self.state = [], 'IDLE'
 211             self.bitwidth = float(self.samplerate) / float(self.bitrate)
 212
 213     def get_bit(self, sym):
 214         if sym == 'SE0':
 215             # Start of an EOP. Change state, run get_eop() for this bit.
 216             self.state = 'GET EOP'
 217             self.ss_block = self.samplenum
 218             self.get_eop(sym)
 219             return
 220         self.syms.append(sym)
 221         self.putpb(['SYM', sym])
 222         b = '0' if self.oldsym != sym else '1'
 223         self.putb(sym_annotation[sym])
 224         if self.oldsym != sym:
 225             edgesym = symbols[self.options['signalling']][tuple(self.edgepins)]
 226             if edgesym not in ('SE0', 'SE1'):
 227                 if edgesym == sym:
 228                     self.bitwidth = self.bitwidth - (0.001 * self.bitwidth)
 229                     self.samplepos = self.samplepos - (0.01 * self.bitwidth)
 230                 else:
 231                     self.bitwidth = self.bitwidth + (0.001 * self.bitwidth)
 232                     self.samplepos = self.samplepos + (0.01 * self.bitwidth)
 233         self.handle_bit(sym, b)
 234         self.set_new_target_samplenum()
 235         self.oldsym = sym
 236
 237     def decode(self, ss, es, data):
 238         if not self.samplerate:
 239             raise SamplerateError('Cannot decode without samplerate.')
 240         for (self.samplenum, pins) in data:
 241             # State machine.
 242             if self.state == 'IDLE':
 243                 # Ignore identical samples early on (for performance reasons).
 244                 if self.oldpins == pins:
 245                     continue
 246                 self.oldpins = pins
 247                 sym = symbols[self.options['signalling']][tuple(pins)]
 248                 self.wait_for_sop(sym)
 249                 self.edgepins = pins
 250             elif self.state in ('GET BIT', 'GET EOP'):
 251                 # Wait until we're in the middle of the desired bit.
 252                 if self.samplenum == self.samplenum_edge:
 253                     self.edgepins = pins
 254                 if self.samplenum < self.samplenum_target:
 255                     continue
 256                 sym = symbols[self.options['signalling']][tuple(pins)]
 257                 if self.state == 'GET BIT':
 258                     self.get_bit(sym)
 259                 elif self.state == 'GET EOP':
 260                     self.get_eop(sym)