decoders/usb/usb.py

   1 ##
   2 ## This file is part of the sigrok project.
   3 ##
   4 ## Copyright (C) 2011 Gareth McMullin <gareth@blacksphere.co.nz>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 #
  22 # USB Full-speed protocol decoder
  23 #
  24 # Full-speed USB signalling consists of two signal lines, both driven at 3.3V
  25 # logic levels. The signals are DP (D+) and DM (D-), and normally operate in
  26 # differential mode.
  27 # The state where DP=1,DM=0 is J, the state DP=0,DM=1 is K.
  28 # A state SE0 is defined where DP=DM=0. This common mode signal is used to
  29 # signal a reset or end of packet.
  30 #
  31 # Data transmitted on the USB is encoded with NRZI. A transition from J to K
  32 # or vice-versa indicates a logic 0, while no transition indicates a logic 1.
  33 # If 6 ones are transmitted consecutively, a zero is inserted to force a
  34 # transition. This is known as bit stuffing. Data is transferred at a rate
  35 # of 12Mbit/s. The SE0 transmitted to signal an end-of-packet is two bit
  36 # intervals long.
  37 #
  38 # Details:
  39 # https://en.wikipedia.org/wiki/USB
  40 # http://www.usb.org/developers/docs/
  41 #
  42
  43 import sigrokdecode as srd
  44
  45 # States
  46 SE0, J, K, SE1 = 0, 1, 2, 3
  47
  48 # ...
  49 syms = {
  50         (0, 0): SE0,
  51         (1, 0): J,
  52         (0, 1): K,
  53         (1, 1): SE1,
  54 }
  55
  56 # ...
  57 pids = {
  58     '10000111': 'OUT',      # Tokens
  59     '10010110': 'IN',
  60     '10100101': 'SOF',
  61     '10110100': 'SETUP',
  62     '11000011': 'DATA0',    # Data
  63     '11010010': 'DATA1',
  64     '01001011': 'ACK',      # Handshake
  65     '01011010': 'NAK',
  66     '01111000': 'STALL',
  67     '01101001': 'NYET',
  68 }
  69
  70 def bitstr_to_num(bitstr):
  71     if not bitstr:
  72         return 0
  73     l = list(bitstr)
  74     l.reverse()
  75     return int(''.join(l), 2)
  76
  77 def packet_decode(packet):
  78     sync = packet[:8]
  79     pid = packet[8:16]
  80     pid = pids.get(pid, pid)
  81
  82     # Remove CRC.
  83     if pid in ('OUT', 'IN', 'SOF', 'SETUP'):
  84         data = packet[16:-5]
  85         if pid == 'SOF':
  86             data = str(bitstr_to_num(data))
  87         else:
  88             dev = bitstr_to_num(data[:7])
  89             ep = bitstr_to_num(data[7:])
  90             data = 'DEV %d EP %d' % (dev, ep)
  91
  92     elif pid in ('DATA0', 'DATA1'):
  93         data = packet[16:-16]
  94         tmp = ''
  95         while data:
  96             tmp += '%02x ' % bitstr_to_num(data[:8])
  97             data = data[8:]
  98         data = tmp
  99     else:
 100         data = packet[16:]
 101
 102     if sync != '00000001':
 103         return 'SYNC INVALID!'
 104
 105     return pid + ' ' + data
 106
 107 class Decoder(srd.Decoder):
 108     id = 'usb'
 109     name = 'USB'
 110     longname = 'Universal Serial Bus'
 111     desc = 'Universal Serial Bus'
 112     longdesc = '...longdesc...'
 113     license = 'gplv2+'
 114     inputs = ['logic']
 115     outputs = ['usb']
 116     probes = [
 117         {'id': 'dp', 'name': 'D+', 'desc': 'USB D+ signal'},
 118         {'id': 'dm', 'name': 'D-', 'desc': 'USB D- signal'},
 119     ]
 120     options = {}
 121     annotations = [
 122         ['TODO', 'TODO']
 123     ]
 124
 125     def __init__(self):
 126         pass
 127
 128     def start(self, metadata):
 129         self.rate = metadata['samplerate']
 130
 131         # self.out_proto = self.add(srd.OUTPUT_PROTO, 'usb')
 132         self.out_ann = self.add(srd.OUTPUT_ANN, 'usb')
 133
 134         if self.rate < 48000000:
 135             raise Exception('Sample rate not sufficient for USB decoding')
 136
 137         # Initialise decoder state.
 138         self.sym = J
 139         self.scount = 0
 140         self.packet = ''
 141
 142     def decode(self, ss, es, data):
 143
 144         # FIXME
 145         # for (samplenum, (dp, dm, x, y, z, a)) in data:
 146         for (samplenum, (dm, dp)) in data:
 147
 148             self.scount += 1
 149
 150             sym = syms[dp, dm]
 151
 152             # ...
 153             if sym == self.sym:
 154                 continue
 155
 156             if self.scount == 1:
 157                 # We ignore single sample width pulses.
 158                 # I sometimes get these with the OLS.
 159                 self.sym = sym
 160                 self.scount = 0
 161                 continue
 162
 163             # How many bits since the last transition?
 164             if self.packet != '' or self.sym != J:
 165                 bitcount = int((self.scount - 1) * 12000000 / self.rate)
 166             else:
 167                 bitcount = 0
 168
 169             if self.sym == SE0:
 170                 if bitcount == 1:
 171                     # End-Of-Packet (EOP)
 172                     self.put(0, 0, self.out_ann,
 173                              [0, [packet_decode(self.packet), self.packet]])
 174                 else:
 175                     # Longer than EOP, assume reset.
 176                     self.put(0, 0, self.out_ann, [0, ['RESET']])
 177                 self.scount = 0
 178                 self.sym = sym
 179                 self.packet = ''
 180                 continue
 181
 182             # Add bits to the packet string.
 183             self.packet += '1' * bitcount
 184
 185             # Handle bit stuffing.
 186             if bitcount < 6 and sym != SE0:
 187                 self.packet += '0'
 188             elif bitcount > 6:
 189                 self.put(0, 0, self.out_ann, [0, ['BIT STUFF ERROR']])
 190
 191             self.scount = 0
 192             self.sym = sym
 193